一种基于FPGA的计算机层析重建的方法

提出一种基于FPGA的计算机层析重建的方法,即借助FPGA的高速数据处理能力来提高计算机层析重建的速度.采用自顶向下的方法,将FPGA依据功能划分为几个模块,并详细论述了各个模块的设计方法和控制流程.FPGA模块的设计采用VHDL语言编程和内部已有的小模块相结合的方法来实现,并利用时钟信号对模块内部以及模块之间运算和数据流程进行控制.整个软件设计和综合模拟仿真在Quartus ||开发平台中完成,同时也给出了一些模块仿真的波形.     

基于VHDL的多功能可变模计数器设计

可变模计数器作为一种基本数字电路模块,在各种数字系统中应用广泛.在对现有的可变模计数器的研究基础上,在QuartusⅡ开发环境中,用VHDL语言设计一种功能更加强大的可变模计数器,它具有清零、置数、使能控制、可逆计数和可变模等功能,并且对传统的可变模计数器的计数失控问题进行研究,最终设计出一种没有计数失控缺陷的可变模计数器,并以ACEX1K系列EP1K30QC208芯片为硬件环境,验证了其各项设计功能.结果表明该设计正确,功能完整,运行稳定.     

基于VHDL语言的交通灯控制系统设计

用VHDL语言设计交通灯自动控制系统,并利用QuartusⅡ软件平台对设计系统进行仿真、编译,并下载到目标芯片的开发系统上（选用Cyclone系列EPIC6Q240C8芯片）。由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高。     

基于FPGA的多按键状态识别系统设计

为了实时获取生产线上大量按键并发动作状态,提出一种基于FPGA的多按键状态识别系统设计。该系统设计采用VHDL语言描述,有效地解决远距离、分散、多键并发状态识别问题,并减小电路板面积和单片机的信号连接,易于对大量按键并发输入操作。给出了该系统设计方案的硬件电路设计和仿真结果。该设计已成功应用于某项目中。     

基于VHDL实现逻辑控制的高速数据采集系统

本文介绍了一种采用现场可编程器件实现逻辑控制的高速数据采集系统的设计方法,讲述了系统硬件总体结构、分析了高性能的电子元器件,最后介绍了VHDL语言实现控制及MAX PLUSII开发软件的仿真结果.实验证明:该系统具有很强的灵活性和很高的实用价值.     

基于SOC技术设计可复用的异步串行通信接口IP核

基于SOC(system on chip)技术，利用VHDL语言设计开发具有奇偶校验功能、数据位和波特率可调的通用异步串行通信接口IP核。该IP核内置异步接收和发送模块，可直接提供给其它SOC系统设计者使用，减少SOC系统设计的工作量。     

FPGA技术在自动监测与控制中的应用

介绍了一种基于FPGA的自动监测与控制装置的系统组成,如性能,其特点是以FPGA芯片作为算法的核心运算部件,完成高速采样、算法滤波等具有高速度要求的任务,因而对与之接口的MCU的性能要求大为降低。     

VHDL数据流描述模型的优化设计

基于集成电路进行数字系统设计时,依据电路性能指标的描述,首先构造输入输出关系的真值表,建立算法模型,直接依据行为描述的真值表而设计的电路结构不明确,不利于逻辑综合;在行为域分析基础上优化设计,可得数据流描述模型,使VHDL描述模型简化,但其描述对所设计电路结构不明确,VHDL描述过程中要考虑一系列不适用于逻辑综合的约束条件的限制;门级结构域层次化优化描述模型给出明确的设计电路结构,通过描述模型对逻辑门级仿真可得到精确的电路的时序信息。     

基于FPGA的位宽可扩展多路组播复制的实现

用VHDL语言在FPGA内部编程实现组播复制。本文介绍其实现方法,并给出了时序仿真波形。通过扩展,该设计可以支持多位宽、多路复制,因而具有较好的应用前景。     

基于单片机、EDA技术的波形发生器的设计

本设计是基于单片机和EDA相结合的技术,用于产生各种频率的正弦波、方波和三角波,其幅值0～5V可调,幅值步进为0.039V,频率步进为1Hz。该波形发生器以单片机(MCS8031)为中心控制单元,由键盘输入模块、数码管显示模块、D/A波形发生模块、幅值调整模块组成。采用DDFS技术,先将要求的波形数据存储于EEPROM中,这样可以保证掉电以后波形数据不丢失。为了达到所要求的高速度,采用FPGA(ALTEAR公司的EPF10K10LC84-4,晶振频率可达40MHz)来实现波形的发生,通过DDFS技术(直接数字频率合成技术)、VHDL语言和单片机汇编语言编程技术的完美结合实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生。