基于FPGA的CMAC-PID控制器的研究

CMAC是一种局部学习神经网络，结构简单，收敛速度快；PID是目前应用最为广泛的控制算法。结合二者的优点，采用并行方式形成CMAC-PID控制器，进行了Matlab仿真实验。基于VHDL设计该控制器，重点在于CMAC的在线学习算法实现和控制器模块的闭环仿真测试。在FPGA上实现了该控制器，实验结果表明，该控制器运算速度快、精度高，具有较强的抗干扰性，是实现IP控制模块或单片智能控制的一种新的有效途径。     

基于数据采集的VHDL带通滤波

针对纯硬件实现RC带通滤波具有很大的局限性,而HDL(硬件描述语言)具有高层次的自上而下的设计方法,为系统硬件设计提供了更大的灵活性,具有更高的通用性,能有效地缩短设计周期,减少生产成本[]1.文中简要介绍了一种VHDL实现通带为0.1s-0.4s的时域带通滤波器,该滤波器主要用于预处理数据位流,该数据位流是由同步数据传输延时补偿网络采集到的.为便于利用计算机进行1.5μs在线时序仿真,文中给出了通带为0.1μs-0.4μs的时域等效带通滤波时钟的VHDL设计实例,并利用时序矢量仿真波形初步分析了抖动容限[2],从而证实了该实例的正确与合理性.     

智能函数信号发生器的设计

函数信号发生器是一种常用的信号源，它广泛地应用在电子技术实验、自动控制系统和其他科研领域.目前用集成电路组成的函数信号发生器，大都需手动进行波形切换，一般可靠性较差，准确度较低，难以满足科研和高精度实验的需要。对设计正弦波、方波和三角波三种波形进行了研究，利用VHDL语言进行源程序代码编写，在Quartus Ⅱ平台下进行编译并通过仿真工具ModelSim进行测试，最后用EPF10K10LC84—4芯片实现其功能。     

基于SEM的图形检测系统设计

为满足快速扫描大面积图形的需要,设计了基于扫描电镜的高速图形检测系统。该系统采用快速硬件扫描方式来提高图形检测的速度,可应用于对芯片质量、内部线路状况的检测。介绍了以现场可编程逻辑门阵列(FPGA)为逻辑控制核心的图形检测系统的硬件结构及其工作流程,主要阐述了系统中的D/A转换部分电路的组成和工作原理、图形校正的原理以及系统设计时的注意事项。同时还给出了FPGA在系统中的主要功能以及程序流程图(程序采用VHDL(硬件描述语言)编写)。     

PDH通信二次群复接器在CPLD中的实现

简要介绍了准同步二灰群复接的基本原理，分析了正码速调整的基本原理及所涉及的一般问题，在此基础上，用VHDL语言对准同步复接电路进行全数字化描述，并在Max＋Plus Ⅱ环境中进行编译和仿真，得到了理想的结果，实现了基群速率2048kb／s的数字信号准同步通信二次群的复接器，其主要功能是在复接端将4个支路的2048kb／s数据通过正码速调整技术，合路成1路8448kb／s的高速数据流，由仿真结果可以看出系统的设计与理论值相符。     

基于PCI9054的数据采集系统的实现

PCI总线结构具有高性能、低成本和软件兼容性好的特点,是PC机的主要总线系统。在介绍PCI9054接口芯片的基础上,给出了一种基于虚拟无线电的数据采集系统的设计。该系统使用模数转换器件和PCI总线传输高速数字信号,工作在通用计算机上,采用DMA结合中断实现高速数据传输。     

数字AGC的设计与实现

分析了散射通信系统的特点和AGC的原理,并介绍了2种散射通信中常用AGC电路及其不足之处。然后用VHDL语言设计实现了一种数字AGC电路,此方案采用Altera公司的EP1S40F1020I6芯片,可以实现40dB动态范围的控制,并且具有控制精度高,调节速度快,受环境影响小,稳定性和可靠性高等优点。最后与采用AD8367方案的模拟AGC电路进行联合控制,并进行了实际测试,测试结果表明该设计可以实现65dB动态范围的控制。     

计数器的VHDL设计与实现

介绍了具有使能和清零作用的一位十六进制计数器的组成及其工作原理,论述了基于VHDL语言和FPGA芯片的数字系统的设计思想和实现过程,应用Max PlusⅡ10.1工具软件和EDA实验箱实现了计数器的功能。通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。     

模糊自整定PID控制器的FPGA实现

提出了一种基于VHDL描述、FPGA实现的模糊自整定PID设计。首先对模糊增量式数字PID的算法进行了介绍和数学推导,然后使用自顶向下的设计方法完成了控制器的VHDL分层设计,最后,在一个具体的FPGA芯片上实现了该控制器。由于采用了离线计算、在线查表的模糊自整定参数技术和增量式PID算法,本设计既降低了FPGA的资源耗费,又改善了传统PID控制器的控制性能。     

IIR数字滤波器的FPGA实现

本文介绍了IIR滤波器的FPGA实现方法，给出了IIR数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法，并用VHDL和FPGA器件实现了IIR数字滤波。结果表明，这种实现方法扩展性好，灵活性强，速度快，专用资源少，在工程实际中有较好的应用前景。