PLD在步进电机控制中的应用

本文介绍了用可编程逻辑器件实现步进电机控制系统中环形分配器的设计，通过Max＋plusⅡ1.0软件用VHDL语言进行设计，仿真出符合四相步进电机控制的时序，最后对PLD进行编程，实现该器件脉冲分配功能。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法,并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。     

单交叉路口半感应控制器设计

针对定时控制无法应付交通流无规律的交叉路口,设计以CPLD为控制核心的单交叉路口半感应控制器。采用层次化设计思想,使用VHDL语言编写控制部分的主程序,并通过MAXPLUSⅡ软件进行仿真。仿真结果显示,系统可实现单个交叉路口交通信号灯的半感应控制,并且系统的控制参数可通过外部输入调节,增加系统的灵活性。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

Optimized RTL Code Generation from Coarse-Grain Dataflow Specification for Fast HW/SW Cosynthesis

This paper presents a new methodology of automatic RTL code generation from coarse-grain dataflow specification for fast HW/SW cosynthesis. A node in a coarse-grain dataflow specification represents a functional block such as FIR and DCT and an arc may deliver multiple data samples per block invocation, which complicates the problem and distinguishes it from behavioral synthesis problem. Given optimized HW library blocks for dataflow nodes, we aim to generate the RTL codes for the entire hardware system including glue logics such as buffer and MUX, and the central controller. In the proposed design methodology, a dataflow graph can be mapped to various hardware structures by changing the resource allocation and schedule information. It simplifies the management of the area/performance tradeoff in hardware design and widens the design space of hardware implementation of a dataflow graph. We also support Fractional Rate Dataflow (FRDF) specification for more efficient hardware implementation. To overcome the additional hardware area overhead in the synthesized architecture, we propose two techniques reducing buffer overhead. Through experiments with some real examples, the usefulness of the proposed technique is demonstrated.

基于CPLD的自适应频率捷变实现

介绍一种基于CPLD的自适应频率捷变实现,阐述用VHDL进行设计的思想,VHDL在QuartusII开发平台上的应用与设计流程,给出了Altera 公司CPLD之EP1C12Q240I7实现的方法.整个系统设计简洁明了,高效快捷,经过某装备验证了其有效性,对于雷达的抗干扰具有现实的借鉴意义.     

智能函数信号发生器的设计

函数信号发生器是一种常用的信号源，它广泛地应用在电子技术实验、自动控制系统和其他科研领域.目前用集成电路组成的函数信号发生器，大都需手动进行波形切换，一般可靠性较差，准确度较低，难以满足科研和高精度实验的需要。对设计正弦波、方波和三角波三种波形进行了研究，利用VHDL语言进行源程序代码编写，在Quartus Ⅱ平台下进行编译并通过仿真工具ModelSim进行测试，最后用EPF10K10LC84—4芯片实现其功能。     

基于FPGA实现的一种新型数字锁相环

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的新型的数字锁相环。使用FPGA内底层嵌入功能单元中的数字锁相环74HCT297,并添加少量的数字电路来实现。最后利用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/30 kW的感应加热电源中。     

FPGA与图形LCD接口控制器的VHDL实现

液晶显示器(LCD)是现代电子产品中应用非常广泛的一种显示设备。在使用时,需要通过接口控制器与控制芯片进行数据交换。接口控制器的性能会直接影响到显示效果。本文介绍了一种图形LCD接口控制器的设计与实现方法。利用FPGA作为控制芯片,驱动128×64点阵图形LCD。所有功能均利用VHDL语言实现。本设计具有可靠性高、可移植性好、可自定义字符库等特点,稍作改动,就可用于驱动各种规模的点阵图形LCD。