基于FPGA与VHDL的微型打印机的驱动设计

为了取代传统利用单片机驱动微型打印机,使用Altera公司的FPGA芯片EP3C25Q240C8N设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VHDL实现对微型打印机的时序控制,并通过QuartusⅡ软件平台下载到FPGA调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。     

基于CPLD的WatchDog电路设计

论述了基于CPLD的WatchDog设计,该设计实现对主机CPU运行状态的监控,若看门狗电路在规定时间内未收到主机CPU的＂喂狗＂信号,则输出复位信号复位主机CPU,主机可通过配置专用寄存器设置看门狗＂喂狗＂时间.由于采用VHDL硬件描述语言,容易使设计与其它逻辑设计集成在一起,达到模块化和可重用的效果.     

码流分配决策的VHDL实现及仿真

为解决图像码流庞大带来的存储和传输困难,提出了一种针对多路图像译码的码流分配决策,并采用VHDL语言来实现。码流分配前,对图像头文件进行检测,采用两片外挂RAM对检测后的码流进行乒乓操作后,送入多路并行图像处理模块,处理后的码流采用同样的分配方式进行缓存。结果表明该决策真正实现了图像码流传输的实时性和准确性,而且其可移植性强,可以应用到图像处理的很多领域,成为提高码流缓存和传输速度的桥梁。     

基于FPGA的FSK信号的设计与实现

FSK在通信上有着广泛的应用,具有抗噪声性能好、可以异步传输、误码率低的优点。本文根据数字信号FSK调制的工作原理,在QuartusⅡ软件平台上应用VHDL进行编程仿真,进行了FSK调制的设计,并下载到FPGA芯片-CycloneⅡ EP2C35F672C8上进行了实现。     

基于FPGA的巴克码发生器与识别器的设计

文章先介绍了巴克码的特点与巴克码识别器的原理,接着在MAX+plusⅡ 10.0软件平台上,用VHDL语言设计了7位巴克码发生器与识别器,并对其进行了编译和时序仿真,最后又配置到可编程逻辑器件EP1K30TC144-3进行了验证。测试结果表明了该设计的有效性。     

基于VHDL的2FSK调制解调器设计

在数字通信系统中,数字调制与解调技术占有非常重要的地位。文中介绍了FSK调制解调的基本原理,用VHDL语言实现了2FSK调制解调器的设计,整个系统设计在MAX+plusII开发平台上进行编译仿真,最后在EPM7032LC44-15目标芯片上实现。仿真结果表明此设计方案是可行的,系统具有较高的实用性和可靠性。     

基于有限状态机的通用雷达定时器设计

雷达定时器是雷达系统的重要组成部分,它的可靠性和稳定性是雷达系统可靠工作的基础.文章分析了雷达定时器的结构,结合FPGA的特点,提出一种基于有限状态机的通用雷达定时器的设计方法,并在FPGA中予以实现.仿真及实验测试表明,该设计的定时精度达到纳秒级,脉冲间相对延时可大于200μs,可以很好地满足系统性能要求.本方法具有结构简单紧凑、成本低、可靠性高、精度高等优点.     

从模式I2C总线接口电路设计及其VLSI实现

提出了一种从模式的I^2C总线接口电路，该接口电路实现了对可变参数ASIC芯片的配置。该电路的设计使得可配置的ASIC芯片中参数配置所需要的芯片管脚大大减少。该方案已通过行为仿真和综合后门级时序仿真，并且用无锡上华0.6μmCMOS工艺实现。     

计数器的VHDL设计与实现

介绍了具有使能和清零作用的一位十六进制计数器的组成及其工作原理,论述了基于VHDL语言和FPGA芯片的数字系统的设计思想和实现过程,应用Max PlusⅡ10.1工具软件和EDA实验箱实现了计数器的功能。通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。     

UWB通信系统中TH_PPM调制的硬件仿真实现

超宽带(UWB)技术具有功耗低、抗干扰和抗多径能力好、穿透能力强等优点,特别适用于隐藏活动目标检测和近距离数据传输。对超宽带通信中最常用的TH_PPM调制方式从信号产生到方案设计实现进行了分析,将所设计的VHDL程序用Modelsim硬件仿真软件进行了功能仿真,并将程序下载到芯片上用示波器进行了波形实测,结果完全满足设计要求。