基于VHDL的MBA-WT乘法器设计

分析了设计高速乘法器所用的算法,并且基于VHDL硬件描述语言设计出了一个16位MBA-WT乘法器.该乘法器采用了改进Booth算法,可使部分积的个数减少1/2;也采用Wallace树型结构的加法器,完成N个部分积需要O(logN)次加法时间;再使用超前进位加法器得到最后乘积来进一步提高电路的运算速度.整个设计用VHDL语言实现并由Modelsim以及Synplify仿真验证.     

数字电路的VHDL语言设计方法

分析了传统硬件电路设计的“自下而上”的方式和步骤，针对设计中存在的调试与试验相对滞后的问题，提出了采用“自上而下”的VHDL电路设计方法，按照硬件设计的三个层面，对行为级描述、寄存器传输级描述和逻辑综合进行了说明并给出了电路设计流程，通过SCI设计实例对该设计方法做了进一步的诠释和具体分析，为数字电路的VHDL语言设计提供了可借鉴的思路和方法．     

基于FPGA的自动门控制系统设计

介绍了基于FPGA和MC33033的自动门控制系统的设计。系统包括三大部分:逻辑运算电路、电机控制电路和系统主控制器,能够实现自动门的远距离遥控、遇阻暂停、正反运行分别调速等功能。该系统的特点是简单、可靠、开发成本低。文中给出了实验结果。     

采用HDPLD实现高速ⅡR数字滤波器

以ⅡR数字滤波器的基本理论为依据,利用查找表结构确定了ⅡR高速数字滤波器的硬件实现方案,按照层次化、模块化的设计思路,使用VHDL硬件描述语言,采用高密度可编程逻辑器件进行了高速ⅡR滤波器的这一应用技术问题的硬件设计并进行了仿真.     

VHDL语言在FPGA中的应用

本文讨论了用VHDL语言进行FPGA设计的方法,简单介绍了VHDL语言的基本概念以及FPAG的设计流程,并举例说明了如何编写可综合的VHDL代码,使用Altera公司的MAX+PLUSII10.2开发软件进行功能仿真并给出仿真波形。     

用VHDL设计实现的家电控制电路例证

利用可编程芯片的编程特性和丰富的内部资源,用VHDL设计实现了一种家电控制电路,以满足个性化的要求。着重介绍控制芯片的工作原理、硬件构成及电路的设计过程,通过计算机仿真和实验证明了设计的正确性。     

基于CPLD的混合逻辑乘法器的设计

本文介绍了混合逻辑乘法器的设计实例,采用Altera公司的MAX7000AE系列的芯片及MAX+PLUSII开发系统实现,并给出VHDL的源程序及时序仿真波形。     

高速串行通信接口电路的CPLD实现

利用CPLD芯片的大容量、可编程特性,设计了具有缓存功能的高速异步串行通信接口芯片,以满足日益提高的快速串行通信要求。着重介绍了该接口芯片的工作原理、硬件构成及部分模块的VHDL设计过程,并通过计算机仿真和实验证明了设计的正确性。     

FPGA在馈电终端单元的应用

对于传统数据采集系统。由于每次采样占用DSP(Digital Signal Process)的时间，影响其数据处理及运算速度。在馈电终端单元的设计中。我们将FPGA(Field Programmable Gate Arrav)芯片与A／D芯片(MAXl25)相结合，实现成批数据的采集．并在同一FPGA芯片上实现了数字测频电路与系统控制电路。详述了上述功能的实现方法和仿真时序图。实验结果表明，在馈电终端单元中采用FPGA技术。降低了硬件外部连接的复杂程度,提高了系统的整体性能。     

一种硬感知器的结构设计与EPGA实现

分析了单个神经元神经网络(即感知器)的结构特征；介绍了自顶向下的FPGA的设计方法，并在QUARTUS^TM Ⅱ软件平台上实现了单个神经元的硬件神经网络．