开关磁阻电动机测速电路的VHDL数字化设计

利用数字电路完成对SRD测速电路的设计，并用VHDL，语言进行描述，经过功能仿真，下载到一片FPGA上制成单片数字化测速电路，并在全数字化的SRD系统中使用了该专用测速芯片，其测速精度优良，测速速度优于单片机测速方法。     

基于CPLD的曼彻斯特编译码实现

根据CPLD可编程技术具有功能集成度高,系统设计加快,设计灵活,可靠性高,费用低的特点,本文采用Al-tera公司的MAX+PLUSⅡ开发软件,用AHDL或VHDL语言实现测井系统中3508XA中的曼彻斯特(Manchester)编译码器进行,最终实验结果说明用CPLD可编程技术完全可实现曼彻斯特编译码器HD-15530的逻辑功能。     

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统 ,阐述了系统的组成与设计原理 ,给出了主要的仿真结果 .该系统用VHDL语言设计 ,具有多种指令 ,可实现四位操作数的各种运算 ,可用于片上系统的控制模块 ,充分展示了FPGA的强大功能和优越特性 .     

一种用VHDL设计嵌入WEB SERVER的方案

嵌入Internet都使用微控制器和相应的软件来实现，文章将介绍了一种基于硬件来实现嵌入WebServer的方案，该方案的核心思想是用VHDL语言来设计实现，并且用FPGA进行相应的验证，得出该方案的运行和处理速度远远优于使用微控制器。     

基于FPGA的线性可变码位控制全数字锁相环的设计与仿真

线性可变码位控制全数字锁相环（LVBC－DPLL）具有环路捕捉时间快的特点，该文介绍了以EDA技术作为开发手段的LVBC－DPLL的设计与实现，并分析了系统的稳态性能及仿真结果。     

基于VHDL的UART IP核设计

IP核技术是SOC设计的一个主要部分,如何进行IP模块设计是目前和未来微电子设计的主要方向,这可使我们利用现成的IP模块快速完成自己的设计。通过利用VHDL设计UART的IP核说明了IP核或者大型设计的流程以及IP核设计在以后的集成电路设计中的重要性。     

用FPGA实现53位数据流的编解码和纠错

以工程为背景 ,介绍了基于 ISE平台 VHDL语言设计采用 FPGA实现 5 3位数据流的编解码和错误码的纠检错的方法 ,此方法采用并行处理 ,处理能力强 ,复杂度低 ,具有良好的工程应用前景     

ISP技术在PCI总线接口设计中的应用

本文介绍了使用Lattice公司的ISP器件ispLSI8840-110LB432芯片设计PCI总线数据采集卡的接口电路，并且用VHDL语言实现PCI总线目标模块的设计，详细介绍了配置空间的设置和时序状态机的设计方法。     

基于FOUNDATION环境下并行接口电路设计与仿真

提出了Foundation集成环境下使用VHDL硬件描述语言设计并行接口电路的方法，以实现数据高速双向传输，并节省硬件开销。给出了接口电路的VHDL示例程序与仿真波形。     

用MAX+plus Ⅱ设计数字电路的实践

MAX plus是美国Altera公司的一种EDA软件，用于开发CPLD和FPGA，进行数字系统的设计，本分别以图形和本两种输入方式设计了两个实际数字电路，从而说明了用EDA技术设计数字电子电路的过程。