基于等精度测频工作的相位测量仪设计

本文阐述了等精度频率测量的原理,介绍了利用其高精度的特点来测量信号的频率,在此基础上实现了测量不同相位的两路信号之间的相位差,并给出了具体的逻辑电路设计方法及VHDL语言的层次设计方法。     

基于FPGA的材料缺陷测量信息处理方法的研究

针对交联聚乙烯(XLPE)材料经CCD模块输出信号的特点,应用FPGA进行数据处理,以提高XLPE杂质检测的精确度和速度.模拟信号经A/D转换后输入至FPGA,经阈值计算单元,比较器单元和数据封装单元实现了材料杂质信息及其位置信息的有效提取.给出了仿真结果,验证了该方法的实时性和准确性.     

基于新的整型9/7小波变换的硬件设计

提出了基于新的整型9/7小波变换的硬件设计方案.整个系统采用流水结构,充分利用硬件存储资源,实现了行列变换的并行处理.同时把常系数乘法优化为较少次数的移位加操作,加快了运算速度,缩小了电路规模.采用VHDL语言对系统进行描述并在Quartus Ⅱ 5.0环境下仿真,经验证满足图像实时处理的要求,为后续实时压缩编码和传输提供了有利条件.     

基于FPGA的光纤通信系统中帧同步头检测设计

为实现设备中存在的低速数据光纤通信的同步复接／分接,提出一种基于FPGA的帧同步头信号提取检测方案,其中帧头由7位巴克码1110010组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。买验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从而实现了数据的正确分接。     

基于FPGA实现的一种新型数字锁相环

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的新型的数字锁相环。使用FPGA内底层嵌入功能单元中的数字锁相环74HCT297,并添加少量的数字电路来实现。最后利用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/30 kW的感应加热电源中。     

Modbus通信协议的FPGA实现

Modbus协议是一个应用广泛的工业现场总线协议,鉴于其简单、开放、帧格式紧凑等优点,于2008年正式成为我国国家标准。介绍一种通过Cyclone系列FPGA实现Modbus RTU模式的方法,首先给出一个可以通用于Modbus主设备和从设备的协议接口单元,然后基于该接口设计了一个通用的Modbus从设备协处理器。实践证明该方法能够满足工业环境的通讯要求,此外,该方法在其他FPGA上也具有一定通用性和推广价值。     

A multi-port D-R mutator using CCIIs with current followers

A multi-port D-R mutator with new current conveyors (CFCCIIs) as the four-port active element is proposed. Each CFCCII consists of a current follower added to a second-generation current conveyor (CCII). This proposed circuit is a simple configuration using CCIIs, CFCCIIs and grounded capacitances and is applied to higher order high-pass filters. This configuration can realize a superior transmission characteristic, inheriting the characteristic of the conventional LC filter. Since all the passive elements are grounded, the influence of parasitic elements of current conveyors can be reduced with this circuit configuration. As a result, this circuit is considered a suitable configuration for monolithic integration. Results obtained from the SPICE simulations show the realized filters have excellent performance and the circuit is effective.     

基于VHDL语言的函数发生器的设计

基于VHDL语言的函数发生器采用自顶向下的设计方法,通过MAX plusⅡ开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中.由于采用模块化的设计,对功能的修改和增加,只要修改VHDL源程序,而不必更改硬件电路,从而实现了数字系统硬件的软件化.     

基于FPGA的32位除法器设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省FPGA逻辑资源的时序方式设计,主要由移位、比较和减法三种操作构成。由于优化了程序结构,因此程序浅显易懂,算法简单,不需要分层次分模块进行。并使用Altera公司的QuartusⅡ软件对该除法器进行编译、仿真,得到了完全正确的结果。     

基于DMA的高速数据闪存阵列的设计

针对测控系统中海量数据的快速存储,设计了一种基于DMA的数据存储阵列系统。它是以FPGA为平台构建的SOPC系统,内含软核处理器Microblaze和包含DMA控制器的用户自定义IP,其中DMA控制器实现了对闪存阵列的编程命令、地址的传输,以及存储阵列的流水线编程,提高了传统的由CPLD与单片机组成的存储测试系统的速度。