基于VHDL语言的数字频率计的设计与仿真

介绍了一种采用VHDL语言设计数字频率计的方法,利用测周法和测频法相结合的原理,对传统的频率计进行了改进,实现了0 Hz~1 MHz的频率测量范围,并且给出了仿真结果.仿真结果表明,该频率计具有体积小、测量精度高、可靠性好等特点,同时可以通过修改程序达到扩大测量范围的目的.     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计 (CAD -ComputerAidedDesign)工具的帮助 ,尤其是数字系统的描述、仿真及综合都离不开电子设计自动化技术 (EDA -ElectronicDesignAutomation)工具软件的支持。当前流行的各种EDA软件平台 ,支持VHDL语言输入功能 ,应用VHDL硬件描述语言 ,对系统采用top -down的设计方法。首先对系统功能在顶层模块上进行行为描述。然后对低层各模块进行行为描述、结构描述或混合描述。最后通过仿真及逻辑综合优化工具编译下载到可编程器件上 ,完成全部设计或综合过程。论述了高级语言VHDL的行为模块描述和结构模块描述 ,并通过一简单实例总结出混合模块的描述方法     

基于CPLD的数字电压表的设计

本文以可编程逻辑器件（CPLD）为核心。采用ADC0809作力A／D转换器,使用VHDL硬件描述语言设计了一种新型的数字电压表。对硬件的测试表明：设计的数字电压表能测量0～5V电压,测量精确度为0．02V,所设计的数字电压表有较高的灵活性和可扩展性。     

基于CPLD的EPP并行接口设计

详细介绍了一种在CPLD控制下实现的微型机EPP并行接口设计方案。CPLD的接口时序逻辑控制功能采用状态机工作方式实现，并给出了用VHDL编写的主要源代码。通过调试，该方案已成功应用于作者所开发的传感器数据采集系统，达到了良好的工程应用效果。     

基于FPGA的改进Turbo译码器的设计与实现

Turbo码的译码性能几乎接近shannon理论极限,实现Turbo译码器对于降低信道传输的误码率、提高传输可靠性具有重要的意义。本文设计了一种基于SOVA算法的改进Turbo译码器,并下载到Xilinx公司的Spartan-3S1500 FP-GA开发板上验证成功。Turbo译码器的输入信息和输出信息通过FPGA板与PC机的通信获得。实验结果表明,所设计的Turbo译码器是正确的。     

基于FPGA的μC/OS-Ⅱ任务管理硬件设计

针对实时操作系统的开销导致应用程序可执行性降低的问题,提出了基于FPGA的硬件实时操作系统设计方案,并实现了μC/OS-II任务管理模块的硬件化。通过设计基于片内寄存器的TCB及基于组合电路的任务调度器,充分发挥了多任务潜在的并行性。整个设计采用VHDL硬件描述语言,通过ISE8.2软件进行时序仿真验证,并使用Xilinx公司的Virtex-II Pro FPGA板实现。     

一种新的循环码编译码设计

从循环的原理出发,讨论循环码编译码系统的特点。以一个（7,4）循环码为例,使用硬件描述语言VHDL对该系统进行了设计,能实现循环码以及一位错码的纠错译码。     

基于VHDL的数字系统优化设计

VHDL（超高速集成电路硬件描述语言）在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中，注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计，可以提高稳定性降低系统成本。     

CPLD在水下冲击波记录仪中的应用

XCR3256是Xilinx公司推出的CoolRunner系列CPLD器件,在数字系统设计中的应用非常广泛。本文详细分析了Cool-Runner系列CPLD的特点、结构及功能,使用VHDL语言编程实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分。由于采用该器件,简化了电路设计,减小了设备体积,同时也使设备的可靠性和设计的灵活性大大提高。     

VHDL事件驱动模拟核心库

论述了一个为构造编译型VHDL模拟系统而设计的模拟核心库，它采用事件驱动的模拟算法进行元件调度，使其适用于同步电路和异步电路的模拟，采用多值延迟模型，可同时完成功能验证和时序验证工作；采用多数据类型表示形式，适用于从系统行为级，寄存器传输级到逻辑门级的设计模拟验证工作，模拟核心库使用标准C＋＋语言设计，采用面向对象编程思想构造核心库的结构，并使用C＋＋虚接口为被模拟供简单的建模接口，通过实验证明此模拟核心库具有简单，正确，高效，可扩充和平台通用等优点，适合于编译型模拟系统的构造。