高速数据采集系统中触发点同步技术研究

在高速数据采集系统中,并行时间交替采样会引起触发抖动,导致系统整体性能的下降。本文首先分析了触发抖动出现的原因,接着提出了一种基于FPGA硬件,利用时间扩展电路的触发点同步技术来降低触发抖动,最后进行了误差分析,并给出了采用该技术的实验结果。结果表明,触发点同步技术可以有效的降低触发抖动,同时相比较以往的软件查询算法,可以并行于采集过程完成触发点同步,因此不需要耗费额外的时间,并且也不会影响系统的整机性能。     

基于时间敏感网络的流量调度机制在智能变电站中的研究与实现

为解决智能变电站中数据流量增长与控制信息实时性的矛盾,提出了一种基于时间敏感网络的二层以太网新技术来对流量进行调度。该技术通过在传输时间上采用时隙窗口独占和共享的思想,在传输通道中采用帧抢占的机制,在前端根据流量特性进行分类,在后端通过算法进行参数的最优化配置。该技术可以改进智能变电站中过程层对传统交换机的流量调度机制,提升对时间敏感流量进行确定性时延调度的效果,为智能变电站的以太网网络提供具有低时延抖动的传输服务,为电力系统的服务质量(QoS)的提升提出了一个新思路。     

Bang‐bang cycle‐slip detector improves jitter‐tolerance in SONET PLL/DLL CDR

The phase‐locked loop circuit (PLL) cycle‐slips (CS) phenomenon is a problem in two‐level baseband clock and data recovery (CDR) data‐synchronization. A singular example is that of a CDR synchronizer that uses a PLL in cascaded with delay‐lock‐loop (P/DLL) architecture. The CS issue is most evident when testing jitter‐tolerance to sine‐modulated jitter, particularly for sine‐modulated jitter‐frequencies near the PLL bandwidth. Reuse of a bang‐bang frequency‐detector, already on board of reference‐less CDRs, does CS detection and provides for suppression producing a clean demodulation. In the cascaded‐DLL of Rhee's P/DLL [1], this CS‐suppressed PLL‐clock assures proper DLL operation to broadband the jitter‐tolerance recommendation of the synchronous optical network (SONET). Copyright © 2016 John Wiley & Sons, Ltd.     

改进的基于抢占阈值调度的任务响应时间分析方法

基于抢占阈值调度的任务响应时间分析方法是一种新型实时系统任务可调度性判定技术。然而已有的研究工作,有时对以前的任务请求检查过少,可能导致对响应时间估计过低。同时对任务响应时间的分析忽略了任务释放抖动和时钟嘀嗒调度对任务响应时间的影响,造成任务错过期限的现象,系统任务可调度性判定存在潜在的不精确因素。针对上述缺点不足,本文提出改进的基于抢占阈值调度的任务响应时间分析方法,在修正已有方法缺陷的同时,考虑任务释放抖动和时钟嘀嗒调度的影响,引入额外的时间需求,使用改进的任务参数计算系统任务时间需求函数。仿真对比结果表明,改进后的方法较单纯固定优先级抢占阈值调度下的任务响应时间分析方法得到更加精确可调度性分析结果。     

一种可控分频比分频器的设计与研究

提出了一种具有小数分频比的数字分频设计原理，给出了这种分频器的电路结构和数学模型，对它的抖动性能进行分析，在分频比的纯小数部分的值接近0．75和0．25的情况下，给出了可控分频比分频器电路的改进方法。     

提升抗时延抖动和数据异常性能的配电网故障自同步5G差动保护方案

配电网5G差动保护信道的来回时延不等导致传统同步算法无法应用,需要增加额外的同步装置。另外,5G信道存在时延抖动和数据异常等问题会对保护的可靠性产生影响。针对这些问题,首先提出了基于变频插值的故障自同步法,在保护装置启动后利用插值法处理故障前特定时刻数据窗来实现同步误差校正。以此为基础,分析保护可能面临的异常数据特征,提出了考虑舍去极值的Hausdorff故障判别算法。最后设计了一种能够提升抗时延抖动和数据异常性能的配电网故障自同步5G差动保护方案。在PSCAD对方案进行仿真验证,结果表明所提方案能够在不增设额外同步装置的前提下有效提升抗时延抖动和数据异常的性能,保证发生各类故障和存在大噪声时的保护可靠性。该方案可为配电网5G差动保护的可靠性提供保障。     

一种低附加相位噪声的频率合成方法

频率源的相位噪声水平直接制约雷达的性能上限,因而低相噪频率合成技术是高性能雷达系统的一项关键技术。现有低相噪频率合成方法常用高次倍频实现,整体性能上严重依赖于低相噪晶振,成本一直居高不下。对此,提出一种低附加相位噪声频率合成方法,即采用最小化链路上附加相位噪声的技术,用普通恒温晶振级联低相噪放大器、梳状谱发生器和锁相环,最终实现低相位噪声的频率合成。实测数据表明,本文方法以100 MHz普通恒温晶振为参考,积分区间[1 kHz, 30 MHz]的时间抖动为11 fs,频率合成在5.8 GHz载波的相位噪声为-119 dBc/Hz@1 kHz,积分区间[1 kHz, 30 MHz]的时间抖动为13.7 fs,总附加时间抖动为8.17 fs,附加相位噪声仅1.9 dB,达到了业界领先水平,能够有效提升毫米波雷达系统的成像性能,优于传统频率合成方法。     

基于数据融合和改进MoCo的工业机器人抖动原因识别

实际工程中工业机器人受关节控制参数不佳易引起末端抖动，抖动原因识别有助于定位关节异常及优化控制。而工业机器人抖动原因识别存在周期信号冗余度高、抖动方向多及抖动状态样本标签缺失的问题，故提出基于数据融合和改进动量对比学习(MoCo)的工业机器人抖动原因识别方法。首先，对工业机器人末端各传感器数据依次进行数据降维、数据扩充、水平拼接融合及降维，构建充足且全面反映抖动方向及状态信息的融合样本。其中，数据融合前降维可降低周期样本冗余度及提升样本融合效率，数据融合后降维可避免融合样本过长导致模型训练复杂度增加。其次，在MoCo前标记少量融合样本由正编码器分类通道输出监督信息，引导特征聚类。然后，改进对比学习策略，将正编码器提取的无标签融合数据特征与动量编码器保存的负样本特征的聚类中心进行对比，去除特征相似度最高的聚类中心以降低对比类别错误的假负样本干扰。并通过对称调换两个编码器的输入进行两次对比损失计算，完成编码器训练。最后，在编码器分类通道后添加Softmax分类器完成工业机器人抖动原因识别。实验结果表明，所提方法在不同工况的工业机器人抖动原因识别准确率均在90%以上，证明了该方法的有效性。     

几种利用ADC采样测量时钟抖动方法的比较

研究了使用ADC采样测量时钟抖动的基本原理,在阐述了已经公开发表的利用ADC采样测量时钟抖动的“相干测量法”和“信噪比测量法”的基本思想之后,本文还给出了一种基于正弦信号四参数估计测量时钟抖动的“参数估计法”,同时通过MATLAB仿真比较了这几种方法的优劣。仿真结果表明,“参数估计法”在这几种方法中具有独特的优势。总的来说,利用ADC测量时钟抖动的大小和分布具有测量设备简单,测量方法简便、快捷,测量结果精度高等特点。