排序方式: 共有60条查询结果,搜索用时 0 毫秒
1.
合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。 相似文献
2.
Streaming media data have strict delay and loss requirements, which cannot be adequately supported by the current Internet. Proxy caching technology is introduced to alleviate the effect of the bottleneck bandwidth on the transporting quality. A new architecture of multimedia proxy caching is given to solve the problem of the traditional Web caching technology for the multimedia streaming. The mixed media management module and the resource management module are added to this architecture, the prefetching and replacement method is studied considering the characteristics of streaming media data, the concept of weighed popularity is given to enhance the exactness of the replacement algorithm. 相似文献
3.
在当今移动计算日益普及的环境中,过去的存储技术已经显得力不从心。对于满足电子产品对存储体积更小的要求来说,磁阻随机存取存储器(MRAM)的出现是一个重大的进步。近年来,MRAM受到日益广泛的关注。MRAM可以作为通用存储器,而无需结合使用多种存储器。独立的MRAM芯片是SRAM的理想单组件替代产品,具有可靠经 相似文献
4.
5.
6.
一种改进的监视Cache协议算法 总被引:2,自引:0,他引:2
本文探讨SMP体系结构的多处理环境下,几种常见Cache一致性问题的解决方案,讨论和对比了各自的特色,在此基础上进行一步分析了基中的不足,并提出我们的方案--改进的监视Cache协议算法。 相似文献
7.
分析新型高速缓冲存储器(Cache)旁路攻击技术,给出一种Cache旁路攻击方法。针对S盒操作使用查找表处理的数据加密标准(DES)算法实现,通过获取DES加密过程中前2轮加密运算对应的Cache命中信息,结合数学分析方法,可以有效地缩小DES密钥搜索空间。对Cache存储器行为和数学分析攻击进行仿真实现的结果显示,通过26个选择明文,大约耗费230次离线DES加密时间成功地恢复了DES密钥。给出了防御Cache攻击的基本对策。 相似文献
8.
9.
10.
浅谈CPU缓存的分级 总被引:1,自引:0,他引:1
现代的桌面级CPU都有内置的高速缓冲存储器(Cache),简称CPU缓存,它在CPU与内存之间提供了临时的、高速的数据存储空间,大大减轻了内存对CPU性能的制约。典型的CPU缓存结构是由一级缓存(L1 Cache)和二级缓存(L2Cache)组成,部分高端CPU还具有三级缓存(L3Cache)。 相似文献