全文获取类型
收费全文 | 13032篇 |
免费 | 463篇 |
国内免费 | 300篇 |
专业分类
电工技术 | 184篇 |
综合类 | 413篇 |
化学工业 | 2247篇 |
金属工艺 | 1399篇 |
机械仪表 | 1865篇 |
建筑科学 | 482篇 |
矿业工程 | 480篇 |
能源动力 | 388篇 |
轻工业 | 491篇 |
水利工程 | 83篇 |
石油天然气 | 258篇 |
武器工业 | 49篇 |
无线电 | 629篇 |
一般工业技术 | 1083篇 |
冶金工业 | 976篇 |
原子能技术 | 77篇 |
自动化技术 | 2691篇 |
出版年
2024年 | 22篇 |
2023年 | 114篇 |
2022年 | 153篇 |
2021年 | 235篇 |
2020年 | 265篇 |
2019年 | 222篇 |
2018年 | 192篇 |
2017年 | 245篇 |
2016年 | 334篇 |
2015年 | 398篇 |
2014年 | 649篇 |
2013年 | 830篇 |
2012年 | 623篇 |
2011年 | 972篇 |
2010年 | 573篇 |
2009年 | 611篇 |
2008年 | 549篇 |
2007年 | 807篇 |
2006年 | 769篇 |
2005年 | 729篇 |
2004年 | 647篇 |
2003年 | 625篇 |
2002年 | 531篇 |
2001年 | 435篇 |
2000年 | 399篇 |
1999年 | 356篇 |
1998年 | 303篇 |
1997年 | 228篇 |
1996年 | 218篇 |
1995年 | 178篇 |
1994年 | 174篇 |
1993年 | 100篇 |
1992年 | 69篇 |
1991年 | 57篇 |
1990年 | 41篇 |
1989年 | 24篇 |
1988年 | 30篇 |
1987年 | 12篇 |
1986年 | 9篇 |
1985年 | 10篇 |
1984年 | 14篇 |
1983年 | 6篇 |
1982年 | 10篇 |
1981年 | 8篇 |
1980年 | 3篇 |
1979年 | 3篇 |
1978年 | 3篇 |
1977年 | 5篇 |
1974年 | 2篇 |
1971年 | 1篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
71.
在越来越追求高效率、低制造成本的今天,各行各业都在研究各种先进工艺以提高生产效率并获取更大的利润。本文就数控加工过程中对刀具的合理使用为研究课题,从切削原理、刀具研磨、过程控制、实验论证等几方面进行简单剖析,希望能达到与业界同仁学用互进的目的与效果! 相似文献
72.
This work presents 32-phase analog delay-locked-loop (DLL) having fast locking ability, startup-circuit free operation, and a low area with improved DNL-INL performance. The proposed faster delay-cell and the new bias-circuit enable startup-circuit free operation under process-voltage-temperature (PVT) variation, while the DLL achieves low area and faster locking by using a small filter capacitor. Again, input and output clocks pass through the respective CMOS buffer before the phase detector (PD) for load matching, which reduces DNL-INL in the DLL. The analog DLL locks in less than 54 or 56 clock cycles depending upon initial control voltage (supply or ground voltage) with 100 MHz input clock. The DLL generates 32-phase clocks with a bin-size of 312.5 ps, the peak-to-peak period jitter of 9.51 ps, the rms period jitter of 1.36 ps, the phase-offset error of 4.72 ps, DNL and INL less than ±0.11 LSB. The design consumes 3.54 mW power with a supply voltage of 3.3 V, and an area of 0.017 mm2 in UMC 180 nm MMRF technology. © 2001 Elsevier Science. All rights reserved 相似文献
73.
74.
Soft-edge flip-flop (SEFF) based pipelines can improve the performance and energy efficiency of circuits operating in the super-threshold (supply voltage) regime by enabling the opportunistic time borrowing. The application of this technique to the near-threshold regime of operation, however, faces a significant challenge due to large circuit parameter variations that result from manufacturing process imperfections. In particular, delay lines in SEFFs have to be over-designed to provide larger transparency windows to overcome the variation in path delays, which causes them to consume more power. To address this issue, this paper presents a novel way of designing delay lines in SEFFs to have a large enough transparency window size and low power consumption. Two types of linear pipeline design problems using the SEFFs are formulated and solved: (1) designing energy-delay optimal pipelines for the general usage that requires SEFFs to operate in both the near-threshold and super-threshold regimes, and (2) designing minimum energy consumed pipelines for particular use case with a minimum operating frequency constraint. Design methods are presented to derive requisite pipeline design parameters (i.e., depth and sizing of delay lines in SEFFs) and operating conditions (i.e., supply voltage and operating frequency of the design) in presence of process-induced variations. HSPICE simulation results using ISCAS benchmarks demonstrate the efficacy of the presented design methods. 相似文献
75.
76.
77.
宋顺美 《电子工业专用设备》2014,(5):41-46
再流焊接工艺是电子组装三大工序之一,其工艺的精确性直接决定了产品焊接质量。但由于再流焊接工艺的不可视化,使其成为工艺控制的难点。参考IPC-9853标准可对再流焊设备及工艺进行科学的量化评估,使其透明可视化,有助于工艺优化及控制。 相似文献
78.
结合Markov调制泊松过程(MMPP)和混合泊松流,为突发性分组业务设计了Gamma调制泊松过程(GMPP)业务流模型。面向开源仿真器NS2的功能扩展,给出了纯泊松流、MMPP流和GMPP流的NS2扩展设计和实现方案,并经仿真实验进行了验证。分析表明GMPP更适用于实际业务流。 相似文献
79.
Houda Daoud Sawssen Lahiani Samir Ben Salem Mourad Loulou 《International Journal of Electronics》2020,107(4):659-682
ABSTRACTWith the aggressive scaling of integrated circuit technology, parametric estimation is a critical task for designers who looked for solutions to the challenges of some Nanoscale CMOS parameters. This paper presented the prediction of primary parameters of CMOS transistor for 16 nm to 10 nm process nodes using both of Bisquare Weights (BW) method and a novel recursive least squares (RLS) parameter estimation algorithm. The proposed RLS algorithm consists of the minimisation of a quadratic criterion relating to the prediction error in order to attain the best estimated parameters of the developed mathematical model. The obtained results thanks to the proposed RLS algorithm were better than those reached using the BW method. Comparisons between Predictive Technology Model (PTM) data and parameters estimated with RLS algorithm were made to check the validity and the consistency of the proposed algorithm. These predicted primary parameters were helpful to estimate and to optimise the performances of the Variable Gain Amplifier (VGA) which was a basic circuit element with a key role in the design of new upcoming receivers. 相似文献
80.
电子工艺实训是专业性、操作性要求很高的实训课程,形成良好的职业素养有助于学生未来的就业。电子工艺实训中创新实训模式、改革成绩评价体系,进行有效的6S管理是非常有价值的。根据企业的岗位要求对电子工艺实训各环节内容进行重构,在强化学生实践操作能力的同时,通过潜移默化的方式培养学生的职业素养,将该课程的实训效果发挥到最大。 相似文献