可重构DES、3-DES加减密系统设计

针对目前密码算法软件实现和ASIC实现的局限性,提出可重构加减密系统设计;在分析DES和3-DES算法原理的基础上,通过减少3-DES的密钥长度,设计新型的3-DES加减密系统;综合新型3-DES加减密系统和DES加减密系统,设计基于可重构硬件的DES、3-DES加减密系统,该系统在xinlinx在Virtex-E系列FPGA上成功实现;实验结果显示,该系统兼有软件实现的灵活性和硬件实现的可靠性、高效性、安全性,硬件资源少,同时可以成功抵制密码攻击,密码分析和线性分析.     

通用数字调制变频模块的实现与应用

介绍一个嵌入式通用数字调制变频模块,它既可作为调制器又可作为变频器使用,并具有占用资源少、速度高等优点。着重讨论了其实现与应用,给出了设计和测试结果。     

一种基于CNN的混叠光谱解调算法及FPGA实现

为了解决光纤布拉格光栅(FBG)传感网络的光谱信号混叠问题,基于现场可编程门阵列(FPGA)提出了一种利用卷积神经网络(CNN)模型的混叠光谱信号解调算法,并对其进行硬件实现与加速。通过对模型参数进行定点数量化,压缩网络模型的存储空间,提高FPGA中DSP资源的利用率;利用循环展开和数组重排等硬件优化方法,提高了系统实时性,确定了算法的并行计算方案。研究结果表明,在100 MHz的时钟下,测试集解调精度为1.19 pm,推理速度为每帧14.96μs,光谱解调速率为60 kHz,对于FBG混叠光谱信号解调具有较高的精度和速率。     

一种基于FPGA的调制指数可调的数字化调频方案

该方案实际上是一个输出频率受控的直接数字频率合成(DDS)系统。通过A/D转换器件将调制信号转换成数字信号,用该数字信号控制DDS的频率控制字,形成输出频率受模拟信号控制的正弦波,从而实现了调频。通过在A/D转换值后补零的方法,可控制调频波的调制指数。系统由FPGA实现。EDA软件Max PlusⅡ的仿真和系统的实际输出波形都表明该数字化调频系统的调制指数可在很大范围内变化。     

高速光OFDM符号定时同步在FPGA上的设计与实现

提出了一种在非全局时钟光正交频分复用通信系统中的符号定时同步的高速并行算法,并阐述了该算法在现场可编程门阵列(FPGA)上的实现过程,分析频偏对系统性能的影响,并提出了补偿方法。在25km标准单模光纤通信系统中,运用该同步算法实现了2.667Gb/s数据实时传输。     

一种适用于在FPGA中实现频域均衡的高精度FFT结构

本文简单介绍了频域均衡基本原理 ,并针对其在 FPGA中的实现提出了一种基于频率抽取算法的 FFT实现结构。此结构具体服务于 2 5 6点基二 FFT变换 ,为充分满足在FPGA中实现频域均衡的要求 ,具有占用硬件资源合理 ,计算精度高的特点     

一种基于FPGA技术的高频疲劳试验机控制器的研制

将现场可编程门阵列（FPGA）应用在高频疲劳试验机控制器中,以此来满足高频疲劳试验机对于波形频率等方面的特殊要求,使系统整体性能得到提高。     

压缩量化编码在空空导弹遥测上的应用

介绍了空空导弹遥测系统使用的脉冲编码调制的模拟信号数字化方法,设计了一种基于FPGA实现的压缩量化编码方法。试验表明,该方法可以很好的改善小信号的量化信噪比,提高小信号的遥测精度。     

高速数字电路的FPGA实现技巧

高速数字电路是工程设计的一个难点和重点;FPGA和EDA工具提供了实现高速数字电路的资源和技术,把高速数字电路设计与FPGA技术相结合,依靠FPGA芯片和EDA工具所提供的功能来设计高速数字电路,将大大简化高速数字电路的设计难度和工程时间;在FPGA实现高速数字电路的过程中经常遇到的3个问题:时钟偏移、同步器的亚稳态性,以及高速传输接口的处理;在深入理解亚稳态,时钟偏移的产生机理和充分利用FPGA和EDA软件的基础上,可以比较快速地解决以上问题.     

矩阵式变换器控制系统设计

介绍基于DSP和FPGA的矩阵式变换器控制系统的组成和硬、软件设计。实验结果验证了该控制系统的有效性,为矩阵式变换器在无刷双馈发电系统中的应用提供了依据。