ADI公司推出具有内部补偿的高集成度降压型DC／DC同步稳压器

ADI公司推出集成式电源管理开关稳压器系列的最新成员ADP2118DC／DC开关稳压器。这款新型集成式3A、降压型DC／DC同步稳压器包含低导通电阻开关FET（场效应晶体管）,可最大限度地提高效率,并集成了内部回路补偿、电源良好指示器、精密使能、跟踪和同步功能,以简化负载点电源系统的设计。ADP2118设计用于支持从医疗设备到通信基础设施设备等多种应用中的高性能信号链负载,这些应用信号链可能包括ADC（模／数转换器）、DAC（数／模转换器）、精密放大器以及DSP（数字信号处理器）和FPGA（现场可编程门阵列）等其他高性能亚微米IC。     

马鞍山监狱的安防综合管理应用

马鞍山监狱一直非常注重安防建设,经过多年的发展,已经建立了包括报警、巡更、门禁、语音呼叫对讲．围界、AB门、高压电网等在内的众多技防与物防设施,这些设施在保障监狱内外部安全方面都发挥了非常重要的作用。本文将详细介绍其安防综合管理应用方案,与读者共享。     

未知同步时序机状态网络生成算法研究

获得未知时序电路的内部状态转移关系是逆向分析不明时序芯片的核心模块,对时序机的内部状态转移关系展开研究.在此基础上描述的压缩状态网络动态生成算法可以在数据采集的同时动态生成状态转移关系图.深入探讨了状态驱动策略,保证状态驱动路径尽可能短,搜索次数尽可能少,从而达到快速获取不明时序芯片内部状态网络的目的.最后通过实例模拟分析了状态网络的形成过程,通过阐述在实际工程中的应用情况,说明了算法的可行性.     

基于GIS的电网规划系统设计与实现

电网规划是电网建设的关键环节,电网系统的规划是一项非常复杂的工程.传统的电网规划方法中电网信息与地理信息的脱节,因此存在诸多局限性.结合华东某电网公司电网建设规划需求,设计并实现了基于GIS的电网辅助规划平台.首先描述了电网规划平台的特点以及对系统需求,从方便用户操作和满足规划用户需求的角度,给出了规划平台的系统架构,然后给出了关键模块的解决方案,最后示范了系统应用.     

分数阶混沌系统同结构与异结构广义同步

基于分数阶拉普拉斯交换理论,提出设计合适的新型非线性反馈控制器,分别实现分数阶混沌系统的同结构广义同步和异结构广义同步.以分数阶Liu混沌系统和分数阶Lü混沌系统为例进行数值仿真,仿真结果表明了该方法的有效性.该方法灵活且适用范围广,具有潜在的应用前景.     

量子细胞神经网络超混沌系统的追踪控制与同步

研究三细胞耦合的量子细胞神经网络超混沌系统的追踪控制问题.设计了一个非线性控制器,使得受控系统追踪任意给定的参考信号,并利用Lyapunov方法从理论上证明了该系统按指数速度收敛到给定的参考信号,同时实现了该系统的自同步以及与Rssler混沌系统的异结构混沌同步.数值仿真进一步表明了该方法的有效性.     

变频器综合实践——第1讲 变频器在多传动系统中的综合实践

现代工业生产中,多台电动机的交流调速系统应用日益广泛,多台电动机控制系统性能的好坏直接影响生产能否正常进行和产品质量能否符合要求,为此对多台电动机的交流调速系统进行研究具有重要意义。本文将主要阐述了多传动系统中的速度同步、主从控制和负荷分配问题。     

研华－电网专用工业以太网交换机EKI4654R

研华自动化近日推出EKI－4654R工业以太网产品,适用于IEC61850—3规约的管理型以太网交换机,可应用于电网自动化的应用中。符合IEC61850—3规约,可抵御在变电站通讯中使用网络设备所引起的环境和电磁干扰（EMI）,EKI－4564R可与众多设备互相提供可靠连贯的电力通讯。     

多传感器图像采集处理系统的设计与实现

为了完成一个多传感器图像采集处理系统的设计、软硬件实现,采用参数同步配置方法提高多CMOS图像传感器同步曝光精度.采用基于Bayer颜色滤波阵列图像的残差集近无损压缩方法提高图像数据传输速度.系统三传感器曝光达到了微秒级同步精度.约为课题任务要求的1/29.在保证重建图像质量精度的前提下,数据传输速度提高了约4.4倍.给出了系统部分最终测试结果.     

基于EPA协议的精确时钟同步方法

工业以太网中通讯链路的不对称性,使得IEEE1588协议中的从时钟偏差计算方法并不适用.本文在EPA(Ether-net for Plant Automation)协议中CSME(Communication Scheduling Management Entity)算法调度的基础上分析了IEEE1588时间同步协议,提出了一种从时钟同步于主时钟的加权修正算法,同时应用晶振频率补偿算法,使得满足了基于EPA协议的工业以太网系统中同步数据采集和控制的实时性要求.采用硬件描述语言(Verilog HDL)和现场可编程逻辑门阵列(FPGA)实现了这种硬件时钟同步方法.该方法解决了传统的基于片上系统(SOC)时钟同步方案中时间戳不稳定、同步精度低等问题.使用Xilinx Spartan3 XC3S1500的FPGA验证了主从时钟的一致性,160ns的标准偏差和50ns的时间偏差平均值的测试结果证明了本文中算法较之协议中原算法的优越性.该方法也为集成现有网卡芯片的系统提供了一种高性价比和高精度的时钟同步解决方案.