80C552的捕捉比较逻辑及其应用

文章介绍了８０Ｃ５５２单片机定时器Ｔ２和捕捉比较逻辑的基本工作原理,给出应用定时器Ｔ２和捕捉比较逻辑测量脉冲频率、周期的硬件电路及软件程序。同时介绍利用捕捉比较逻辑做定时自动变换的应用实例。     

全数字双向可控硅电路

下图所示的简单数字电路可以用来精确地控制交流电源,电路中没有进行任何数字到模拟转换。在应用中,系统的控制计算机发送有效数据字到ＳＮ７４ＨＣＴ５３４,经锁存后,通过二进制比较器ＳＮ７４ＬＳ６８２同异步波形计数器ＳＮ７４ＨＣ４０４０的输出相比较。 ＳＮ７４ＨＣ４０４０由１ＭＨＺ的时钟驱动,它可以提供精确的５０ＨＺ～６０ＨＺ时钟。在交流电源的零点交叉处,双向光耦ＴＩＬ１９４Ｂ清除ＳＮ７４ＨＣ４０４０的输出,使ＳＮ７４ＨＣ４０４０与交流信号同步,在零交叉点,二进制比较器的输出无效。二进制比较器的输出控制…     

脉冲计数类测井仪器处理系统的设计

设计一个对脉冲类测井仪器处理的简单系统，其中的硬件电路采用模块化设计，对信号的处理采用了自动增益和自动门槛，以及迟滞比较。该电路有较好的适应性，抗干扰能力强。同时给出与硬件配套的软件处理的几个简单程序。除了可以测脉冲频率外，还有专门测脉冲周期的电路。经过在江汉石油学院与江汉石油管理局仪表厂联合新研制的数控测井地面系统中的使用，表明该系统比较简洁实用，能达到预期的目的。     

一种高速高精度比较器的设计

基于预放大锁存快速比较理论,提出了一种高速高精度CMOS比较器的电路拓扑.该比较器采用负载管并联负电阻的方式提高预放大器增益,以降低失调电压.采用预设静态电流的方式提高再生锁存级的再生能力,以提高比较器的速度.在TSMC0.18μm工艺模型下,采用Cadence Specture进行仿真.结果表明,该比较器在时钟频率为1GHz时,分辨率可以达到0.6mV,传输延迟时间为320ps,功耗为1mW.     

一款CAN总线收发器芯片的电路设计

文中完成一款应用于CAN总线的收发器芯片的电路设计.重点阐述了该收发器芯片的功能框图及其工作原理,特别是接收模块和过压保护的设计.该电路采用5V电源,驱动总线负载为R=60Ω、C=200pF.仿真结果表明该电路工作时的平均电流为35.7mA,电路总的延迟时间为160ns,具有较好的过压保护功能,可应用于高速CAN总线通讯中.     

用于VD炉的六路真空度控制器的研制

本文主要介绍了自制的六路真空度控制器的工作原理、系统组成及调试过程。实践证明,该控制器完全达到了设计要求。     

一种应用于CAN收发器的宽输入范围的迟滞比较器设计

为了将CAN(Controller Area Network)总线上的-12～12 V的信号转化为0-5V的串行数字信号,设计了一种应用于CAN收发器的宽输入范围的迟滞比较器.实现的方案是先使用电阻将电源和总线上的信号线性叠加得到5V电压内的信号,再使用全差分放大器进行钳位,使用共模反馈稳定共模工作点,最后使用对尾电流...     

微功耗脉冲幅度甄别器

介绍了一种由集成电压比较器ＭＡＸ９２１构成的脉冲幅度甄别器。该甄别具有微功耗,低工作电压的特点,适用于输入脉冲速率要求不太高的电路。     

使用两个基准电压来提高滞后量准确性

在先进的IC比较器中,可编程滞后量消除了以OV为中心的差分输入电压噪声（参考文献1）．并且如果比较器的差分输入电压很低．或者随时问变化的速度很慢．则可以改善它的响应。例如．Analog Devices公司的ADCMP609比较器使你能用一个电阻把它的滞后量设定在0至160mV之间．该电阻连在HYS（即“滞后量”）引脚和地之间。但上述电压范围对于某些应用也许太窄。     

RS 485接口芯片中的迟滞比较器设计

基于RS 485通信协议设计接收电路中的比较电路.比较电路采用带有源电流镜的折叠式共源共栅运放,单端输出,在折叠点处增加4个NMOS管为电路提供正反馈,并通过适当的调节其中2个的宽长比来改变迟滞电压的范围.采用CSMC 0.6 μm COMS工艺的HSpice仿真结果表明,此电路能够产生大约±200 mV的迟滞电压,并且当数据传输速率达到2.5 Mb/s时也能正常工作,比通常的比较器更能满足RS 485协议的要求.