DM-10数字调幅发射机故障分析与处理

简要介绍三例DM-10kW发射机故障处理及分析过程,同时对相关部分的电路原理进行了简要介绍。     

改善比较器瞬态响应的肖特基二极管

在先进的IC比较器中,可编程滞后量消除了以OV为中心的差分输入电压噪声(参考文献1),并且如果比较器的差分输入电压很低,或者随时间变化的速度很慢,则可以改善它的响应.例如,Analog Devices公司的ADCMP609比较器使你能用一个电阻把它的滞后量设定在0至160 mV之间,该电阻连在HYS(即"滞后量")引脚和地之间.但上述电压范围对于某些应用也许太窄.凭借图1中的电路你可以利用两个施加给非逆变输入端的基准电压来加宽滞后量范围.     

串行低压差分信号接收器设计

设计了一种内置差分信号有效性检测电路的串行低压差分信号接收器,通过对信号的差分摆幅进行比较,能够正确检测差分信号是否处于标准范围之内.采用片内阻抗匹配网络和镜像补偿型差分电路结构实现了高速串行差分信号到CMOS电平信号的转换,也克服了高速信号传输过程中的信号完整性问题.基于0.13μm CMOS混合信号工艺设计,仿真结果表明,所设计的电路能够正确检测和接收数据率高达2.5 Gb/s,差分摆幅超过200 mV的串行差分信号.     

低功耗10位100MHz流水线A/D转换器设计

介绍了一个10位100 MHz,1.8 V的流水线结构模/数转换器（ADC）,该ADC运用相邻级运算放大器共享技术和逐级电容缩减技术,可以大大减小芯片的功耗和面积。电路采用级联1个高性能前置采样保持单元和4个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来缩减功耗。结果显示,在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于9位。电路使用TSMC 0.18μm 1P6 M CMOS工艺,在100 MHz的采样频率下,功耗仅为45 mW。     

SmartFusion-内嵌FPGA的CortexM3

SmartFusion是Actel公司推出的全新的ARM和FPGA的混合体,在Actel独特的模数混合的Fusion系列的基础上融入了高效的ARM内核——CortexM3,该内核属于硬核,不占用FPGA的逻辑资源,不仅具有FPGA的高速并行的特     

一种应用于高速高精度模数转换器的比较器

文中设计了一种基于CMOS工艺的高速高精度时钟控制比较器。该比较器包含一个全差分开关电容采样级、一级预放大器、动态锁存器及时钟控制反相器。预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度。基于0.18μm 1.8V CMOS工艺进行了设计和仿真,结果表明该比较器可以应用于500 MSPS高精度流水线模数转换器。     

用于实时时钟的32.768kHz晶振电路分析与设计

提出了一种采用晶振和比较器的结构实现实时时钟RTC的32.768kHz集成晶体振荡电路的方法.设计基于UMC 0.18um工艺参数,并使用Hspice对所设计的电路进行仿真,通过分析其各项性能指标,验证了电路具有起振时间短,波形稳定,功耗低,所占芯片面积小的特点.     

非常见问题解答 来自ADI公司的电话记录中奇怪但真实的故事

问题：在将运算放大器作为比较器使用的那期RAQ中,您提到可将四运算放大器芯片中未用到的一路用作比较器。但当您有一路空闲的运算放大器,但又不需要比较器时,应该如何处理呢？     

16位语音Δ-Σ调制器

介绍了一个应用于G.712语音编码的16位2 MHz采样率Δ-Σ调制器(SDM),利用Matlab优化调制器系数,并采用全差分开关电容共模反馈两级跨导放大器和动态比较器降低功耗.模拟结果显示:在2 MHz采样时钟下,输入4 kHz语音信号可获得101 dB信噪比输出,相当于16位精度.电路采用0.18 μm CMOS工艺实现,核心面积为340 μm × 160 μm.电路在1.8 V工作电压和2 MHz采样率下,总功耗约165.6 μW.     

低功耗高速流水线ADC中低回踢噪声动态比较器设计

动态比较器是低功耗高速流水线ADC的重要模块,其回踢噪声会严重影响ADC的性能.为了满足低功耗高速流水线ADC的应用需求,设计了一种全差分结构的动态比较器,具有零静态功耗、速度快、阈值电压可调等特点.中和技术的应用可以显著降低回踢噪声.电路使用TSMC 0.18 μmCMOS工艺,在1.8 V电源电压和100 MHz工作频率下,仿真显示回踢噪声被明显抑制,减小了75.5%.