整数DCT变换中变换基的通用生成算法

H.264是ITU与ISO联合共同开发的具有高编码效率、高压缩质量的视频新标准。整数变换是其提高压缩性能最主要的改进方法之一,基于同样的整数变换过程的变换基可以不唯一,因此在整数变换的理论确定后,寻找变换基是一件重要的工作,提出了一种通用的变换基生成算法。该方法通过分析整数DCT变换的原理,指出了整数变换矩阵应该满足的4个约束条件,以满足正交性约束为出发点,导出了整数矩阵元素之间的数量关系,并辅以另外3个约束条件,采用搜索的方法寻找变换基。实验结果表明,该算法在经过几十步的搜索后,就能找出所有可用的变换基,JVT参考模型用到的变换基也在其中。     

一种面向H.264/AVC的运动估计算法

提出了一种使用具有方向偏向性搜索模板和基于预测模式自适应选择运动估计方案的EPZS(enhanced predictive zonal search)改进算法。该算法将运动估计过程与H.264/AVC中多参考帧、多预测模式等编码工具紧密结合,充分利用视频中运动具有高度时空相关性的特点,综合考虑速度、图像质量及压缩效率等方面的性能。实验结果表明,该算法以极小的计算量得到了与全搜索方法接近的效果;与EPZS算法相比,运动估计的处理速度有了较大幅度的提高,同时保持了与之相当、有时甚至更优的率失真性能。此外,该算法具有很好的鲁棒性,并且能够产生平滑的运动矢量场。     

基于H.264编码模式的快速判决算法

H.264在运动估计中引入了多种不同的编码模式,使得模式选择过程异常复杂。针对这一问题,本文提出了一个新概念——编码模式参考集,并给出了一种基于区域预测的编码模式参考集选择方法。该方法可以大大减少候选参考模式的数目,简化模式选择过程。并根据所选模式的特点给出了一种基于模式选择的自适应搜索策略。实验结果表明,本文提出的新算法在重建图像质量没有明显下降的前提下,编码速度有了显著提高。     

基于单元尺度的自适应码率控制算法

随着信息技术的快速发展,压缩编码已成为多媒体存储和传输领域的研究热点。针对视频压缩的编码效率问题,ITU-T与ISO/IEC两大标准组织于2003年联手推出了H.264/AVC视频编码标准。为了能够在目标带宽上有效地传输视频,就必须合理地控制码流的波动强度,以使其尽可能地接近目标带宽。其中码率控制虽然不是标准中的一部分,但由于其一直在视频编码标准的发展过程中占有举足轻重的地位,为此,针对H.264/AVC编码的视频序列码率控制问题,在JVT-G012算法的基础上,提出了一种基于STGS图的自适应地选择基本单元大小的码率控制算法。该算法在编码时产生的码率波动总是与G012算法产生的最小码率波动相当。而且具有较小的运算复杂度,易于实时实现。     

一种新型网络视频监控系统的设计与实现

设计了一种新型远程网络视频监控系统,以ADI的Blackfin537为硬件,ucLinux为操作系统,采用H.264软压缩的方式实现了视频流的实时网络传输.介绍了该系统硬件和软件的设计与实现.该系统能对PAL制的CIF(352*288)格式视频信号实时编码,实现远程网络视频监控.     

嵌入式Linux下基于FFmPeg的视频硬件编解码

对FFmpeg多媒体解决方案中的视频编解码流程进行研究.结合对S3C6410处理器视频硬件编解码方法的分析,阐述了嵌入式Linux下基于FFmpeg的H.264视频硬件编解码在S3C6410处理器上的实现方法,为嵌入式多媒体开发提供参考.     

一种面向H.264/AVC的快速块匹配搜索算法

基于块匹配的运动估计在视频编码中占有很重要的地位.针对H.264/AVC的特点,提出一种快速块匹配搜索算法.该算法充分利用宏块编码模式间的关联特性和运动矢量的统计特征,极大地提高了算法的搜索速度.与经典的搜索算法菱形搜索(DS)、十字-菱形搜索(CDS)和运动矢量场自适应搜索算法(MVFAST)相比,快速搜索算法在保持了与它们相当的搜索精度的同时,搜索速度分别提高了240.5%、149.9%和30.7%.     

基于ARM的嵌入式无线视频监控系统

介绍了一种基于ARM9高速嵌入式处理器和H.264高效压缩算法的嵌入式3G无线视频监控系统.分析了系统的总体结构、硬件结构,并重点阐述了系统软件的设计与实现.实验结果表明,该系统可以达到25帧/秒CIF图像(320×240),实现了视频流畅传输.     

H.264/AVC中CAVLC编码器的硬件设计与实现

设计了一种H.264标准的CAVLC编码器,对原有软件流程进行部分改进,提出了并行处理各编码子模块的算法结构。重点对非零系数级(level)编码模块进行优化,采用并行处理和流水线相结合的结构,减少了cavlc编码的时钟周期,提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证,最高时钟频率可达158.1 MHz,可满足实时编码H.264高清视频要求。