基于3G和H.264的无线视频监控系统的设计

设计了一种基于3G网络和H.264视频压缩技术的无线视频监控系统。相比传统的无线视频监控系统,本文采用3G标准之一的CDMA2000无线传输网络,大大提高的传输速率,而H.264视频压缩技术以其高压缩率大大节省码流,最后在无线视频传输部分引入了RTP协议和RTCP反馈控制使传输效率得到提高。结果表明,该系统设计合理,满足无线视频监控系统的要求。     

H.264解码器设计与算法优化

为了降低嵌入式平台下视频编解码的预测搜索算法复杂度,文章给出了基于达芬奇TMS320DM6446平台的H.264解码器设计,并对H.264帧内帧间预测模式做了分析,提出了一种对H.264帧内预测和帧间预测模式选择的算法,该算法通过计算并比较各种模式下的SAE(SumofAbsoluteError,绝对误差和)值,并选取SAE值最小的模式作为最佳预测模式的方法来达到优化算法的目的。实验结果表明,在峰值信噪比基本不变的条件下,可以有效避免重复帧内搜索,使预测搜索算法复杂度平均降低78%左右。     

嵌入式Linux下基于FFmPeg的视频硬件编解码

对FFmpeg多媒体解决方案中的视频编解码流程进行研究.结合对S3C6410处理器视频硬件编解码方法的分析,阐述了嵌入式Linux下基于FFmpeg的H.264视频硬件编解码在S3C6410处理器上的实现方法,为嵌入式多媒体开发提供参考.     

一种面向H.264/AVC的快速块匹配搜索算法

基于块匹配的运动估计在视频编码中占有很重要的地位.针对H.264/AVC的特点,提出一种快速块匹配搜索算法.该算法充分利用宏块编码模式间的关联特性和运动矢量的统计特征,极大地提高了算法的搜索速度.与经典的搜索算法菱形搜索(DS)、十字-菱形搜索(CDS)和运动矢量场自适应搜索算法(MVFAST)相比,快速搜索算法在保持了与它们相当的搜索精度的同时,搜索速度分别提高了240.5%、149.9%和30.7%.     

基于H.264运动估计的空间预测算法

提出一种新的空间自适应预测算法,将其与H.264运动估计中的非对称十字型多层次六边形格点(UMH)搜索算法相结合,预测当前块的运动趋势。实验结果表明,在峰值信噪比和码率几乎无变化的情况下,该算法相比UMH算法,运动估计时间平均减少了9%,运动搜索点数平均减少了13%,运动估计的复杂度显著降低,编码器的实时性得到增强。     

基于BREW手机的移动监控客户端设计

为了在CDMA 1x移动网络和BREW手机上设计和实现用于移动平台的监控客户端,在利用现有的流媒体和视频编解码等监控技术的基础上,综合考虑了移动网络带宽不足和移动设备性能较低等因素,讨论了在移动平台上实现视频监控的相关关键技术,提出了在网络不稳定的情况下对视频包丢失的处理流程,以及H.264解码器针对BREW平台的优化方法.测试结果表明,实现的移动监控客户端可以稳定播放比较清晰的监控视频,并且具有较高的实时性.     

基于ARM的嵌入式视频监控系统设计

针对传统视频监控系统多采用成本相对高的DSP实现,设计了一种便宜的基于ARM的嵌入式视频监控系统.该系统以S3C2440为硬件平台,以Linux操作系统为软件平台.在内核中添加了各种所需的驱动程序,移植了X264视频编码模型和jrtplib,并设计了一个基于jrtplib的视频发送程序,经过网卡发送数据.在主机端,接收程序接收数据后,调用ffmpeg解码,并设计了一个基于SDL库的显示程序.另外,在扩展方案中还设计了基于TCP的可靠视频发送和接收程序.实验结果表明,对捕获的视频帧编码效果良好,满足监控系统需求.     

带有阀值的自适应混合搜索算法的设计与实现

针对多模式的块匹配运动估计技术中的运动搜索算法部分,研究了目前广泛使用的如三步法、菱形法等经典搜索算法,分析了其在实现编码过程中性能上速度和精度两方面的优势与劣势.在此基础上,结合相邻宏块的运动相关性,通过预测MV判断搜索起始点,并且在运动搜索中引入了一种依据阀值的提前终止策略,从而提出了一种新的带有阀值的自适应混合搜索算法.通过采用经典的JM8.6模型进行的仿真验证,结果表明该算法既显著降低了编码复杂度,又保证了预测的有效行和健壮性,具有很强的实用性.     

基于ARM的嵌入式无线视频监控系统

介绍了一种基于ARM9高速嵌入式处理器和H.264高效压缩算法的嵌入式3G无线视频监控系统.分析了系统的总体结构、硬件结构,并重点阐述了系统软件的设计与实现.实验结果表明,该系统可以达到25帧/秒CIF图像(320×240),实现了视频流畅传输.     

H.264/AVC中CAVLC编码器的硬件设计与实现

设计了一种H.264标准的CAVLC编码器,对原有软件流程进行部分改进,提出了并行处理各编码子模块的算法结构。重点对非零系数级(level)编码模块进行优化,采用并行处理和流水线相结合的结构,减少了cavlc编码的时钟周期,提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证,最高时钟频率可达158.1 MHz,可满足实时编码H.264高清视频要求。