基于千兆以太网的软件无线电前端设计

本文介绍了一种基于千兆以太网的软件无线电前端设计实现。首先给出主要硬件构成，然后重点讨论了关键模块的设计，最后介绍测试方法。测试结果表明设计方案具有高速、大宽带、大动态范围的特性，且能够应用分布式等技术，使得软件无线电系统更接近理想目标。     

面向医学超声图像坐标变换的CORDIC算法优化

本文提出一种用于医学超声内窥成像坐标变换的改进坐标标定的CORDIC(MCC-CORDIC)算法.在传统CORDIC算法的基础上,重新标定直角坐标,同时通过简单的数学转换将坐标位置映射到第1象限后进行坐标变换,减少FPGA资源使用量的同时解决了算法在[0,360°]范围内收敛角度范围不足的问题;通过对数据位宽、模校正方法的优化,提高了算法的精度;基于流水线结构的硬件实现使算法满足超声实时成像的要求.经仿真与超声实时成像实验验证,极角误差由0.006 3 rad减小到0.000 5 rad,极径误差由0.082减小到0.03.     

基于麦克风阵列声源定位系统的FPGA实现

论述了基于麦克风阵列的声源定位技术的基本原理,给出了利用FPGA实现系统各模块的设计方法.重点介绍了其原理和模块的电路实现,给出的基于FPGA设计实验结果表明,系统最大限度发挥了FPGA的优势、简化了系统设计、缩短了设计周期、符合设计要求.     

基于FPGA的DBF导向矢量实时算法

针对某相控阵雷达的数字波束形成[1]的导向矢量计算,提出了一种基于FPGA的较为灵活的实时算法。利用CORDIC核及流水累加运算,在保证高精度计算的前提下,克服了以往查表带来的资源浪费与不便,直接根据天线阵元间距、波束指向和工作频率就可实时完成系统对波束形成的导向矢量的求取。     

基于CORDIC算法的NCO设计

该文介绍了坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)的基本原理及其典型应用,并指出传统CORDIC算法在应用方面的不足;在此基础上,针对数字控制振荡器(numerical controlled oseillator,NCO)的设计,对其进行了改进,解决...     

基于CORDIC算法的DDS实现

直接数字频率合成(DDS)技术在软件无线电方面有着广泛的应用,而坐标旋转数字计算方法(Coordinate Rotation Digital Computer,CORDIC)通过移位和加减运算代替乘法运算是构造DDS的一种理想的手段。介绍了CORDIC算法的基本原理,采用流水线方法对CORDIC算法进行了设计实现,用以取代传统的ROM查找表法。实验验证,基于CORDIC算法的DDS满足高速、高精度、高分辨率和实时运算的要求。     

地铁用多永磁同步电机旋转变压器解码系统研究

基于旋转变压器获得永磁同步电机转子位置是地铁永磁同步电机牵引系统的关键技术。在CORDIC算法基础上,克服传统旋转变压器解码系统中测量范围小的缺点,形成了覆盖360°范围的全硬件解码算法。利用旋转变压器输出数据的自身特点进行分类计算,并且将数据的位数由16位扩展至20位。应用该算法,提出了基于AD7606的多永磁同步电机旋转变压器解码系统。仿真结果显示,该系统可在短时间内以较高精度,同时完成对最多4台旋转变压器的解码操作。     

可扩展多输入多输出信道高效模拟器研制

针对现有信道模拟器通道规模受限、扩展性差等缺陷,设计实现了一种可扩展的多输入多输出(multiply-input multiply-output, MIMO)信道高效模拟器。 该模拟器采用改进的坐标旋转数字计算(coordinate rotation digital computer, CORDIC)算法,只 需较少硬件资源便可实现大规模多支路的随机信道衰落精确模拟。 基于 MIMO 信道离散化模型提出了一种可扩展的硬件模拟 架构,并结合现场可编程门阵列(field-programmable gate array, FPGA)的并行处理优势,进行硬件实现及实测验证。 针对 3GPP 标准扩展车载 A 信道模型(extended vehicular A model, EVA)静态场景和时变场景的实测结果表明,所研制的 MIMO 信道模拟 器输出时延功率谱和多普勒功率谱等统计特性均与理论值吻合,可用于无线通信设备的方案验证、算法优化和性能分析。     

基于FPGA的一种改进型三角超越函数CORDIC实现方式

CORDIC算法将复杂的算术运算转化为简单的加法和移位操作,然后逐步逼近结果。这种方法很好地兼顾了精度、速度,非常适合三角超越函数的硬件实现,但同时也带来硬件资源占用增加的问题。如何尽可能减少CORDIC算法带来的硬件资源占用增加,是利用CORDIC算法实现三角超越函数的关键。本文提出一种改进型三角超越函数CORDIC硬件实现方案,该方案中CORDIC算法IP核利用VHDL语言进行编写,IP核在Modelsim6.5g上通过功能仿真,并且在XUPV5-LX110T FPGA开发板上通过硬件测试,实验结果表明改进的方案可以有效减少CORDIC算法带来的硬件资源占用增加。     

基于FPGA的数字三相锁相环优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用VerilogHDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能。