折反射全景侦察图像展开和矫正方法

为满足作战机器人实时全景侦察的需要,通过分析现有全景图像展开方法的特点及作战机器人侦察系统的成像映射关系,提出了一种快速低失真全景图像展开算法。该算法以同心圆环近似展开法为基础,采用光路跟踪映射法对圆环状全景图进行径向展开以保证展开精度,运用查表法和坐标旋转数字计算机CORDIC算法以提高展开速度,为避免展开后图像纵向和横向比例失真,给出了纵横约束关系式。仿真试验表明了该方法的有效性。     

DSP+FPGA数据处理系统的研究与应用

针对铣削加工中心主轴刚度检测系统实时性的要求。重点阐述了DSP＋FPGA的数字硬件系统和流水线结构的CORDIC算法在FPGA中的实现。并通过仿真和实验对CORDIC算法的理论值和计算数值进行对比分析。结果表明。计算数值非常接近理论值。     

字长可重构流水线CORDIC设计

设计了一种数据字长可重构的流水线坐标旋转数字计算(Coord inate R otation D ig ita l Com pu ting,CORD IC)单元,用于可重构DSP阵列式处理引擎的处理单元核心的设计。首先对流水线CORD IC的模校正进行改造,使流水级数有所减少,且使模校正流水的分配有利于字长可重构的设计。之后通过相邻8位流水线CORD IC单元间的横向和纵向可重构设计,使相邻的(2×2)/(3×3)/(4×4)个基本单元可以组合成数据字长为16/24/32位的CORD IC单元。     

一种中频数字接收机设计

介绍了一种中频数字接收机的设计,该接收机采用AD9238实现数据采集,利用FPGA实现数字接收预处理,后续采用DSP完成相应信号处理算法。给出了系统硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。对FPGA内部功能模块设计与实现进行了详细阐述,该系统可以在硬件平台不变的情况下,通过改变软件程序实现不同功能和技术指标,具有较高的通用性和实用价值。     

一种面向FPGA的指/对数函数求值算法

CORDIC算法常用于高效地实现多种超越函数求值,但算法的通用性使其无法针对具体函数进行优化。提出一种统一的指数/对数函数迭代求值算法LnE,实现方式与CORDIC算法类似,每次迭代同样只需进行移位、加法和简单的判断操作,拥有线性收敛速度,但LnE算法具备更多优势：只需x、y两条通路;每次迭代均进行加法操作,不需根据迭代系数[di]选择加法/减法,控制简单;不需进行扩展因子补偿;不需重复某些迭代以保证收敛。因此LnE算法的迭代次数和每次迭代的开销均小于CORDIC算法,相对于CORDIC算法可节省1/3以上的面积开销。     

基于FPGA和CORDIC算法的交流电动机直接转矩控制

提出一种基于FPGA的交流电机控制系统.在综合分析交流电动机直接转矩控制的基础上,运用CORDIC算法,开发了一种基于FPGA的电动机控制系统,提高了交流电动机控制系统的快速性和稳定性,在高性能运动控制系统中具有重要的应用价值.实验结果表明,此系统具有良好的动静态特性.     

CORDIC算法在星图目标质心提取中的应用

为了能够快速而精确地实现对星图目标的质心提取,采用质心提取算法中具有较高精度的高斯曲面拟合算法,利用CORDIC算法来设计其中的对数运算模块,取代以往的查找表结构算法.通过ModelSim仿真,表明该运算模块能够以流水线的方式对数据进行连续处理,实时性较好.最后在FPGA硬件平台上进行验证,对一幅512×512像素的星图进行星点目标质心提取,试验结果显示该模块的计算误差在0.005个像素以内,定位精度要高于传统的质心法,而流水线的设计结构使其具有更快运算速度.     

基于CORDIC算法的DDS的FPGA设计与优化

采用CORDIC算法计算三角函数值来实现DDS,可以减少存储资源,便于在FPGA中实现.通过对传统CORDIC算法流水结构的分析,提出了一种在迭代过程采用不同位宽的寄存器存储角度值和幅度值的优化方法,可以节省资源而不影响计算精度,并且在FPGA中实现了该方法.     

基于FPGA的流水线CORDIC算法的DDFS设计

在射频系统后端信号处理调制解调系统中,直接数字频率合成器(DDFS)起着非常重要的作用。介绍了CORDIC算法的基本原理,提出了一种利用流水线结构生成高频率分辨率、高动态范围正弦波的方法,并给出了利用FPGA实现该流水线结构CORDIC算法的过程。     

新型全数字三相SPWM发生器的设计与实现

传统SPWM（正弦脉宽调制）波形产生是通过查找表来产生正弦信号的,其查找表占用大量存储资源,增加芯片的面积和成本。文中自行研制了一种新型三相SPWM信号产生芯片,采用流水线结构CORDIC（坐标旋转数字计算机）算法实时计算正弦值,并且采用地址合成与数据分离、分时复用等技术,进一步减小了资源占用与成本。实验结果表明该芯片在节省硬件资源的同时能够达到设计的指标,具有一定的工程实际意义和应用前景。