0．18μm直接式数字频率合成器全定制版图设计

文章采用0．18μm混合信号1P6M1．8W3．3VCMOS工艺,介绍了一种高速直接式数字频率合成器的全定制版图设计。该芯片为数模混合信号IC,电路内部时钟频率达到1GHz。版图设计过程中采用了集成无源金属-绝缘体-金属（MIM）结构电容及深N阱技术,使用了合适的版图布局和电源、地线、时钟网络拓扑结构,最后还对芯片各模块作了版图优化设计。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。     

基于FPGA的数字波形发生器

数字波形发生器基于FPGA设计,VHDL编程实现,集成在 1片Xilinx公司的SpartanⅡ系列XC2S10 0PQ2 0 8芯片上。核心技术是直接数字频率合成技术。芯片集成了固定分频器、正弦波合成器、三角波、矩形波与锯齿波发生器,波形选择模块和键盘控制模块,其输出的 8位数据通过D/A转换并经功率放大后即得所需波形。通过改变相位步进调节频率,可从 10Hz～ 30kHz等步进调节,最小步进 10Hz;通过改变D/A电阻网络的基准电压调幅度。系统频率范围宽,频率和幅度精度高     

副载波产生电路的FPGA实现

副载波产生电路是视频处理系统的重要组成部分.介绍了直接数字频率合成(DDFS)原理及副载波在视频信号处理中的作用;利用DDFS技术设计出一种改进的副载波产生电路结构.FPGA的设计实现是以系统方案为输入,进行RTL级描述、逻辑综合、器件编程测试激励等一系列流程的处理才能完成FPGA芯片设计.利用Altera公司的FPGA器件(EP2C35)实现电路结构、功能和仿真结果.     

Direct Digital Frequency Synthesis Based on a Two-Level Table-Lookup Scheme

In this work, a new direct digital frequency synthesizer (DDFS) is proposed, which is based on a new two-level table-lookup (TLTL) scheme combined with Taylor’s expansion. This method only needs a lookup-table size of total bits, one multiplier, one n × 3n/4-bit multiplier and two additional smaller multipliers, to generate both sine and cosine values (where n is the output precision). Compared with several notable DDFS’s, the new design has a smaller lookup-table size and higher SFDR (Spurious Free Dynamic Range) for high-precision output cases, at comparable multiplier and adder complexities. The DDFS is verified by FPGA and EDA tools using Synopsys Design Analyzer and UMC 0.25 μm cell library, assuming 16-bit output precision. The designed 16-bit DDFS has a small gate count of 2,797, and a high SFDR of 110 dBc.

---

     

中频全数字调制技术及其在DOCSIS协议中的应用

介绍中频全数字调制技术的原理，重点讨论设计全数字调制器的关键问题。在介绍DOCSIS协议物理层传输特性的基础上，给出基于中频全数字调制技术的DOCSIS调制器设计方案，提出该方案中几个关键问题的解决办法，并计算参数。     

高性能数字电视QAM初始解调器的VLSI结构设计

本文设计了一种适用于高清晰数字电视（HDTV）接收芯片的全数字正交幅度（QAM）解调器结构。该解调器由数字混频器、数字频率合成器（DDFS）和低通滤波器构成。提出采用最佳平方逼近算法优化DDFS的输出正余弦波形，使得最差情况下的无杂散动态范围（SFDR）小于-75dBc。同时，对低通滤波器的实现方式采用了正交信号复用和系数扩展的方法，优化了滤波器结构，降低了所需电路的面积。     

基于DDFS超声波电动机多功能驱动控制系统

利用直接数字频率合成和单片机控制技术,并综合应用宽带运放和双D/A稳幅设计,设计出能输出两路具有一定相位差的波形驱动控制系统。通过功率放大驱动超声波电动机,该驱动控制系统可以输出正弦波、方波、三角波,并且满足相位步进为1°,电压步进为0.1V,频率步进为1Hz。实验表明该驱动控制系统驱动效果好,通用性强。     

Efficient, ROM-less DDFS using non-linear interpolation and non-linear DAC

A non-linear interpolation based ROM-less Direct Digital Frequency Synthesisiser (DDFS) is more efficient than previous systems as each current cell in a non-linear DAC is used more effectively. This was achieved by forming an analogue voltage from a small linear DAC addressed by phase bits that are usually discarded. The analogue voltage was connected to a selected current source in a thermometer decoded non-linear DAC to allow non-linear interpolation between the conventional, phase limited output levels. By increasing the number of phase bits the spurious free dynamic range (SFDR) was improved without increasing the size of the non-linear DAC. Modelling and simulation of the non-linear response of the differential switch based current cell revealed suitable parameters. The architecture of 64 current cells used a modified thermometer decoder and three-state switch in each current cell. Simulation and testing of 10 sample circuits demonstrated a robust DDFS with SFDR better than −60 dBc and suitable for use in a wide range of instrumentation systems.     

一种适用于数字视频编码器的高性能直接数字频率合成器

提出了一种适用于数字视频编码器的直接数字频率合成器 DDFS(Direct Digital Frequency Synthesizer)新结构 .通过采用相位截断噪声整形技术 ,使所需要的 ROM面积下降为传统结构的 1/ 8.同时采用了其它优化策略进一步减少了 ROM的面积 ,整个 DDFS仅需要 115 2 bit的 ROM.DDFS输出在 PAL 制式下信噪比为 6 9d B,NTSC制式下为 70 .7d B     

DTMF信号的合成与识别

本系统以单片机和FPGA为控制核心,由DTMF信号合成模块与DTMF信号的识别模块构成。DTMF信号的合成是以直接数字频率合成技术(DDFS)为基础,根据按下键值,在FPGA内部合成一个双频数字信号,并通过D/A转换器输出。DTMF信号的识别是以Goertzel算法为核心,计算出8个频点的幅值,从而判断键值。经过测试,本系统能够达到DTMF信号的合成与识别要求。