跳频通信中变通带锁相环路(PLL)的研究

针对跳频通信中DDFS固有噪声的特点，提出了利用变通带PLL电路将其滤除的方法，设计了DSP控制的多VCO宽频带PLL电路，并讨论了应用该电路实现对大范围宽频带跳变信号的跟踪问题，从而解决了更大频率范围内PLL对信号的跟踪锁定能力。     

双路相位差可调信号发生器的设计

为了进行双路信号相位的研究,提出基于DDFS的双路相位差可调信号发生器的系统设计.系统利用单片机和FPGA实现了双路正弦信号输出,输出频率范围为0.003 Hz～750 kHz,分辨率为0.003 Hz,相位差调节范围为0°～359°,分辨率为0.01°,幅度范围为-5～ 5 V,分辨率为0.005 V.它不仅可输出2路相同频率、相位差可调的正弦信号,而且可分别作为2路独立的可调频、调幅、调相的信号发生器使用.经测试验证,系统运行稳定、操作方便.     

数字式移相信号发生器

介绍了数字式移相信号发生器,它是人机接口模板和移相信号产生模板的双CPU系统,模板之间采用串行通信,测量、显示功能齐全.信号产生模板采用了高集成混合信号SOC单片机两路12位快速D/A的直接数字频率合成DDFS技术,用软件主要解决了高频时步进相位差的精度要求问题.实测数据的主要技术指标说明具有简单、实用等特点.     

应用C8051F007的单片插补DDFS超低频任意波形信号源

提出采用C8051F007单片机存储波形、实时计算波形插值点并输出模拟电压信号波形的插补DDFS超低任意波形信号源的单片设计。该信号源电路结构简单、工作可靠、输出频率调节步进小，范围宽且准确稳定，输出波形质量高，适用于地质勘探、大型建筑及设备振动测试分析的标定与仿真。     

Simulink在“频率合成”课程自主性实验中的应用

针对＂频率合成＂课程的特点,笔者采用Simulink按实际电路组成搭建模块的方法,仿真实现了直接数字式频率合成器模块,在此模型上可进行电路工作特性的验证和电路级间信号的观察。还可以进行一些直接数字式频率合成的噪声性能分析和改进方法研究。实践证明,采用仿真实验的方法能够观察到一些硬件实验难以捕捉的现象,可以培养学生的参与意识,成为硬件实验的有效补充。     

基于DDFS技术的双通道任意波形信号发生器

直接数字频率合成技术（DDFS）是一种先进的频率控制技术。利用这种技术可以方便的实现高精度、连续相位、高分辨率的频率控制。介绍了基于直接数字频率合成技术的双通道任意波形信号发生器。     

直接数字频率合成杂散抑制方法的研究

在理想条件下分析了直接数字频率合成（DDFS）输出信号的主频谱，在此基础上，引入了延时叠加法来减少其杂散分量，本文也讨论了DDFS线路中器件本身的非理想特性引起的量化噪声及减小量化噪声的方法，采用上述这些方法后，DDFS输出信号的频谱中的杂散和噪声得到了较大的改善，如要进一步抑制DDFS的杂散和噪声，则应考虑应用DDFS＋PLL方案。     

L波段双模式宽带数字Chirp设计

介绍了能同时实现直接频率合成(DDFS)及直接波形存储(DDWS)两种方式的宽带数字Chirp信号产生器的研制工作.数字Chirp采用了数模转换率达到1 Gsps的16位DAC,在8倍过采样率下,可输出基带最高频率达110 MHz.通过正交调制,带宽可达220 MHz.正交调制器的载频泄露小于-49 dBc,镜像频率抑制-41 dBc,在500～1 500 MHz频带内的最大杂散为-25 dBc.文中对比了直接频率合成与波形存储两种体制的性能及资源使用情况,并给出两种模式的测试和实验结果.     

基于CORDIC算法的线性调频直接数字合成实现

本文介绍了一种应用CORDIC算法的线性调频直接数字合成(DDS)的实现方法。由于DDS输出的余弦波形直接由极坐标系中的幅度值和角度值确定,而CORDIC算法将极坐标系直接转换为包含正、余弦值的直角坐标系,从而实现频率数字调制。通过计算机仿真和FPGA硬件实现表明,采用这种算法的DDS是高精度和高效的。     

基于六线逼近法的DDFS算法的实现

为了提高直接数字频率合成技术的资源利用率,结合三角函数的对称性和线性幅值逼近算法对正弦信号分段算法进行研究,提出基于六线线性逼近优化算法,使用6段不大于正弦值的均与分段的线段逼近之后,使用QE-ROM (量化-误差存储)存储线段与正弦值差值的办法,在不影响频率特征和最大误差特性基础上,实现了算法的简化,并压缩了误差补偿存储器所需存储空间。实验结果表明对于9 bit正弦输出只需使用336 bit存储器和4个加法器3个选择器一个比较器即可实现整个系统,并且最大的工作频率达到了210 MHz,共消耗110个LE,49个存储器。压缩比远远高于传统的压缩算法。