用VHDL设计直接数字频率合成器

应用EDA技术，以FPGA／CPLD器件为核心，用VHDL语言设计直接数字频率合成器。本文给出了他的工作原理、设计方法和主要的程序代码。采用FPGA设计的直接数字合成器不仅可方便地实现各种比较复杂的调频、调相和调幅功能，而且具有良好的实用性。     

频率合成技术发展概述

随着电工电子技术的不断发展，人们对频率源的要求越来越高，频率合成技术也跟着不断发展，本文介绍了自频率合成技术理论形成以来的三代发展过程。     

高输出功率正弦信号发生器

基于直接数字频率合成DDFS（Direct Digital Frequency Synthesize）技术,依据调制信号相关原理,设计以DDS集成电路AD9851为核心的正弦信号发生器,可精确输出幅度调节范围为50mVPP-20VPP,频率调节范围100Hz-30MHz的正弦波。还可输出调幅波、调频波、PSK、ASK信号。该设计在宽频带内能获得大幅度的低失真波形。采用多种抗干扰措施以减少噪声并抑制高频自激,通过软件补偿提高频带内输出幅度的平坦度。该系统输出波形谐波失真度小,无杂散动态范围（SFDR）39．8dBc,功能稳定,操作简便。     

基于FPGA的低杂散小容量DDFS设计

研究传统的DDFS频谱杂散分量,分析了杂散分量的来源和传统相位抖动除噪技术的缺点,提出了对相位舍入分解进行Taylor展开的DDFS改进结构。同时该结构采用循环相位累加器等结构,降低了杂散分量,提高了频率精度,压缩了ROM的容量。FPGA上的实现表明该结构能有效降低杂散,能使SDFR比采用相位抖动除噪的方法扩大30 dB,同时ROM的容量比传统结构压缩了4倍以上。     

基于CBIC的DDFS设计

通过基于标准单元CBIC设计流程,利用多级流水线技术和函数对称性算法,设计并优化了一种基于ROM结构的直接数字频率综合器（DDFS）。经VCS仿真测试和DC约束综合,该设计工作频率可达175MHz,具有面积小,功耗低等优点。能作为一个IP核,方便地集成到信号发生器、相控雷达、调频通信、声纳系统、软件无线电等领域应用。     

最佳相位的多载波QAM

对FPGA实现多载波QAM进行了研究,提出最佳相位的多载波调制算法以提高各路子载波的输出功率,并设计出高精度、低复杂度的DDFS以实现符合最佳相位关系的子载波合成.仿真及测量结果表明,最佳相位的多载波QAM具有更优的输出信号质量和更少的逻辑资源消耗.     

基于四线逼近法的DDFS高压缩比算法

为了提高直接数字频率合成(DDFS)技术的资源利用率,文中结合三角对称、泰勒多项式逼近和四线逼近原理,给出相位至幅度映射表的压缩算法的数学模型.以增加4个加法器为代价,使压缩比提高到128:1,并利用Lab View计算工具对整个算法进行了建模、优化和验证.仿真表明:映射表采用该算法设计的DDFS最大信号波形失真度为0.38656%,最大幅度量化误差小于同类算法.     

用于蓝牙芯片的高斯滤波移频键控。

介绍了一种用于蓝牙芯片的高斯滤波移频键控的设计和测试结果。整个电路由高斯滤波器和移频键控调制器两个模块组成,使用直接数字频率综合(DDFS)技术实现,。设计中采用合理的编码和压缩技术,大大减小了存储输出信号波形的内存的规模。流片采用0.35μmCharter双层多晶四层金属工艺,仿真和测试结果表明电路能够正确实现基带数字信号的调制。整个电路的芯片面积为1mm×0.3mm,电源电压为3.3V,功耗为8.53mW。     

相位加扰对DDFS合成频谱的改善

DDFS系统中,由于波表容量的限制,带来了相位截断误差.同时,有限的数据宽度也会带来舍入误差.相位截断误差和舍入误差在频谱中的分布特点是不同的.针对相位截断误差的特点,采用相位加扰可以对合成波形质量加以改善.仿真表明,采用适当的加扰幅度后,合成波形的SFDR得到约10～20 dB的改善.     

基于非线性逼近法的QDDFS新构架

本文将三角近似法和非线性逼近法相结合,提出了一种高压缩比的设计方案.并对该设计方案进行了详细的理论分析和参数优化,在16 bit的QDDFS系统中,压缩比达到了655.36∶1,并且无失真动态范围(SFDR)优于96dBc,最后给出了本方案的详细结构.