基于CPLD的锁相位同步信号提取技术

锁相位同步提取技术是通信系统中一个重要的实际问题。现介绍一种用CPLD复杂可编程逻辑器件为控制核心 ,采用AHDL语言编程实现数字锁相位同步信号提取的方法。使整体设计、功能实现更加稳定、可靠。     

面向光纤通信的大气激光应急通信系统设计

应急通信是指在突发事故造成通信中断或通信阻塞情况下的临时通信。结合应急通信的特点,给出一个面向光纤的大气激光应急通信系统,较为详细地说明了该系统中应急数字光端机的各模块功能,分析了PPM调制和锁相环原理和作用,最后指出了应急通信系统的应用前景。     

高性能同步相量测量装置守时钟研制

同步相量测量装置(PMU)可靠工作倒丶亲魑讲裳龀逶吹娜蚨ㄎ幌低?GPS)的秒脉冲的可靠性.针对由于气候、故障及其他因素可能造成秒脉冲失效的情况,采用数字锁相环技术,利用复杂可编程逻辑器件(CPLD)及高精度晶振,研制了一种高性能的PMU守时钟.GPS信号正常时,守时钟跟踪输入的秒脉冲;秒脉冲失效时,守时钟则提供一定误差范围内与秒脉冲同步的替代信号.文中分析了其性能,通过仿真和实验进行了验证.     

基于单片机的移相式超音频感应加热电源的研究

提出一种基于AVR单片机ATmega64的超音频感应加热电源的设计方法.介绍了锁相环集成芯片CD4046与单片机结合构成的数字锁相环,给出了实现数字锁相环的算法.功率控制方面通过PI算法调节单片机PWM波输出移相角,实现移相调功.最后通过Matlab/Simulink仿真验证了控制方案的可行性和有效性.     

用Q3236实现的微波数字锁相环

本文根据现今一部分设备中普遍存在的高次倍频链调试困难，生产一致性差的缺点，提出了一种用微波数字锁相环取而代之的技术方案，并将之用于一地面测试设备的改进设计中，对环路进行了分析及说明，详细论证了试验结果。     

Solving SAT problem by heuristic polarity decision-making algorithm

This paper presents a heuristic polarity decision-making algorithm for solving Boolean satisfiability (SAT). The algorithm inherits many features of the current state-of-the-art SAT solvers, such as fast BCP, clause recording, restarts, etc. In addition, a preconditioning step that calculates the polarities of variables according to the cover distribution of Karnaugh map is introduced into DPLL procedure, which greatly reduces the number of conflicts in the search process. The proposed approach is implemented as a SAT solver named DiffSat. Experiments show that DiffSat can solve many "real-life" instances in a reasonable time while the best existing SAT solvers, such as Zchaff and MiniSat, cannot. In particular, DiffSat can solve every instance of Bart benchmark suite in less than 0.03 s while Zchaff and MiniSat fail under a 900 s time limit. Furthermore, DiffSat even outperforms the outstanding incomplete algorithm DLM in some instances.     

数字锁相环位同步器及其FPGA设计

首先详细介绍了超前滞后型数字锁相环从位流数据中恢复出位时钟的原理,分析了其结构参数对于环路性能的影响并加以改进,最后在FPGA中利用VHDL语言实现。仿真结果表明,设计的方案对于受到干扰的基带数据可以稳定、快速锁定。     

时钟提取与抖动衰减数字锁相环设计研究

文章简要介绍了数字锁相环(DPLL)的工作原理,重点提出了用于V5接口芯片中的时钟提取锁相环和抖动衰减锁相环的设计,并对其进行了分析．     

串联谐振高频逆变电源的数字锁相研究

为提高串联谐振式逆变器的输出效率,减小装置功率器件的开关损耗,确保功率器件的零电流开关(ZCS)模式,必须控制逆变器的工作频率始终与负载的谐振频率保持同步.本文针对传统模拟锁相环的缺点,采用基于DSP的数字锁相环(DPLL)对高频逆变电源的工作频率实时控制,使之同步跟踪负载的谐振.通过建立逆变电源锁相环的数学模型,在Z域中对二阶数字锁相环进行稳定性分析和动态设计,给出锁相环的稳定条件.在MATLAB环境下,对DPLL及逆变电源进行了仿真验证.结果表明:数字锁相环的动态分析和设计是合理可行的,用此方法设计的逆变电源具有良好的频率跟踪特性,实现了ZCS软开关.     

Shannon定理在数字锁相环中的应用

传统的数字锁相环（ＤＰＬＬ）多采用吞脉冲的方法来实现ＤＣＯ,此方法要求工作频率远高于ＤＰＬＬ的输出频率。采用Ｓｈａｎｎｏｎ定理并结合延时抽头技术设计的ＤＰＬＬ,可使ＤＰＬＬ的输出频率接近工作频率。如采用２０ＭＨＺ的主时钟可以产生１６．３８４ＭＨＺ、１２．３５２ＭＨＺ甚至１９．４４ＭＨＺ的频率信号,且能获得较高的频率精度度。同时,本例采用了自适应误差补偿技术,可补偿工艺偏差,同时也可实时补偿由于温度