基于数字式锁相环的双向差动相位解调法设计

设计了应用于高精度干涉测量系统的双向差动相位解调法,利用锁相环的分频特性对测量信号进行降频处理,增加计数脉冲的数量,再结合双向差动相位解调法对信号进行鉴相,从而提高测量分辨力.在He-Ne双频激光外差偏振干涉信号处理实验装置中进行了实验,证明了该方法能够提高测量精度.     

全数字化组合式三相逆变器的锁相控制策略

针对逆变电源的并联冗余系统,分析了逆变电源同步锁相的基本原理,并对其进行了数学建模,分析了数字锁相环的稳定性以及稳态误差;锁相环中对载波周期进行了补偿,提高了锁相精度;最后以TMS320LF2407A为主控制器,数字同步锁相技术在一台10 kV.A的组合式三相逆变器样机上得到了验证。试验结果表明该数字锁相环实现了逆变器输出电压与同步信号的同步。     

基于FUZZY-DPLL的感应加热电源建模与研究

本文提出了在感应加热电源中采用模糊控制与数字锁相环相结合的负载频率跟踪方法,介绍了模糊控制与数字锁相环（FUZZY-DPLL）控制器的原理及设计,并在MATLAB中进行系统建模及验证,其结果表明了该方法的有效性。     

On advance towards sub-sampling technique in phase locked loops – A review

This paper presents a symmetric review of academic and accomplished research endeavors in the field of Sub-Sampling Phase Locked Loop (SSPLL) design. Adequate emphasis has been given to understand the yearn for development of Sub-Sampling PLLs. Techniques that have emerged over the recent few years in context of better FOM, Jitter and Phase Noise reduction while maintaining extraordinary circuit performance in Sub-Sampling PLLs with CMOS/VLSI technology, have been captured in this paper. Consecutively, the main inspiration of this study is to present an overview of the PLL fundamentals, furtherance from analog to Digital PLL and various noises encountered in the different PLL components, important for the reader to have a better understanding about the design and analysis of Sub-Sampling PLLs.     

超高频RFID读写器数字接收机设计

针对超高频无源标签返回信号能量差异显著、数据率偏差大的特点,提出一种超高频无线射频识别(RFID)读写器数字接收机的实现方案。采用包含功率估计、数字锁相环同步和差分解码等模块的接收机方案,实现快速准确的接收。该数字接收机经过Matlab仿真验证,在Xilinx Spartan3E平台上实现并测试通过。与常用的多组相关器接收机方案相比,该数字接收机能以更少的硬件资源消耗实现更高性能的接收效果。     

一种基于多过零鉴相器的数字锁相环

采用传统过零鉴相器的数字锁相环(DPLL)实现简单,当同步信号受干扰时会存在多个过零点,将导致鉴相失败。为解决这一问题,提出了多过零鉴相器:可以统计一个周期内的多个捕获周期值,结合同步信号采样,准确定位过零点,进而计算出相位差。随后,介绍了采用模糊PI控制的数字锁相环的软件实现流程。通过实验验证了该方法的可行性。     

软件接收机中DSB-SC信号载波同步的一种算法

本文提出了软件妆收机中抑制载波双边带调幅（DSB-SC）信号载波同步的一种算法，根据下变频后的基带信号估计出收发载波的频差，并经卡尔曼滤波后结合数字锁相环以达到载波捕获范围宽、跟踪速度快、环路噪声小的特点。文章最后给出了一个具体实例的仿真结果。     

基于软件无线电的QPSK解调器仿真及实现

软件无线电是一种全新的无线电通信体系结构，其基本思想是把硬件作为无线通信的基本平台，而把尽可能多的无线通信功能用软件来实现。随着半导体和微电子技术的发展，在中频完成全数字化解调已成为可能。本文就是对70MHz的中频QPSK信号进行直接带通采样，然后送入已写入载波同步算法和定时同步算法的FPGA中，从而完成对QPSK信号的全数字化解调，由于采用了可动态配置的FPGA来实现QPSK信号的解调，因此只需通过软件对其参数进行适当的设置，就可以完成对多种数据传输率、多种中频载波的QPSK信号的解调。     

Parallel Multithreaded Satisfiability Solver: Design and Implementation

We describe the design and implementation of a highly optimized, multithreaded algorithm for the propositional satisfiability problem. The algorithm is based on the Davis-Putnam-Logemann-Loveland sequential algorithm, but includes many of the optimization techniques introduced in recent years. We provide experimental results for the execution of the parallel algorithm on a variety of multiprocessor machines with shared memory architecture. In particular, the detrimental effect of parallel execution on the performance of processor cache is studied.     

一种基于FPGA的数字下变频算法研究

在宽带中频软件无线电系统中，数字下变频(DDC)是其核心技术之一。介绍了数字下变频的原理，给出了一种基于FPGA的数字下变频算法，讨论了DDC算法中的关键部分数字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现，并且比较了这种算法与其他实现方法的优缺点。最后对该算法进行了仿真验证。