基于通用硬件的数字脉冲压缩工程实现研究

现代脉冲体制雷达大部分采用脉冲压缩技术解决距离分辨率与平均功率的矛盾,其工程实现正逐渐由定制硬件向通用硬件发展。文中阐述了数字脉冲压缩技术的基本原理,并给出了基于通用硬件的一种数字脉冲压缩工程实现方法,同时介绍了硬件资源及主要芯片的工作软件流程图,且比较了理论仿真结果和实际工程运算结果,证实了所述工程设计方法的有效性。     

基于DSP+FPGA的高速数字信号处理平台

本文介绍了一种高速数字信号处理平台的实现方案,主要是基于FPGA DSP的结构来实现高速数字信号处理.该方案采用先进的FPGA和DSP芯片,借鉴了软件无线电的思想,通过DSP芯片对FPGA芯片的动态配置来实现具有通用性、可扩充性的硬件平台,并对其硬件结构和软件工作流程进行了阐述.     

基于ANN的声目标识别系统及其DSP实时实现

介绍了一种基于人工神经网络(ANN)的声目标识别系统,概述了用MATLAB专用工具箱对神经网络权值进行训练及仿真的过程,叙述了ANN目标识别系统的数字信号处理器(DSP)实时实现过程,并着重分析定点实现过程中程序变量的定标、非线性运算的实现、溢出的处理等关键步骤.对不同字长的识别结果进行比较表明,基于定点实时实现的系统数据保持很高的精度,可以得到与浮点处理相同的识别率.     

基于DSP+CPLD的高精度信号发生器

介绍了基于直接数字式频率合成(DDS)原理的全数字信号发生器(DSP),利用DSP芯片快速、高精度的运算优势以及CPLD芯片灵活的编程逻辑、大容量存储功能的特点,采用通用可编程芯片以及数字波形合成技术,形成高稳定、高精度、高动态的数字合成信号.该信号发生器可产生0～25 kHz的正弦波、三角波和方波,输出电压峰峰值为0～5 V,频率步进1 Hz,幅度步进0.001 V.     

短波电台无线数据传输网络的组建

提出了一种适合于使用短波电台组建无线数据传输网络的方案，并根据此方案设计了基于DSP芯片的系统硬件和软件。实验证明该系统完成了组网的功能。     

基于DSP的TETRA话音编码设计与实现

陆上集群无线电通信(TETRA)系统是欧洲电信标准协会(ETSI)在专用移动通信(PMR)和公共接入移动通信(PAMR)网络领域惟一支持无线数字集群的开放标准，本文主要介绍了该系统中话音鳊码算法，并讨论了其在DSP上实现的具体流程。     

DSP系统抗干扰技术的研究

可靠性设计是一项系统工程,DSP系统的可靠性必须从软件、硬件以及结构设计等方面全面考虑.本文以TI公司的DSP芯片TMS320LF2407A为例详细介绍了DSP系统在工业现场中的干扰和这些干扰产生的影响,以及硬件和软件抗干扰技术的应用.     

ADSP-TS101S TigerSHARC处理器在信号处理中的应用

本文介绍了利用AD公司新一代高性能DSP芯片TigerSHARC TS101S构成的一个信号处理系统.文中讲述了此DSP芯片的特点,DSP芯片在信号处理系统中的应用以及电路设计.本文对于其它工程设计具有参考价值.     

基于DSP和DDS的数字立体声调频发射系统

介绍了计算机控制的数字立体声调频发射机的设计。该系统利用DSP实现数字立体声调制,并通过AD9852DDS芯片将数字信号转换成射频信号。系统采用计算机控制,接收S／PDIF接口的数字音频输出,适合校园数字调频广播和外语听力训练。     

一种低功耗Cache设计技术的研究

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中，提出一种利用读／写缓冲器作为零级cache，减少对数据、指令cache的读／写次数，由于缓冲器读取功耗远远小于片上cache，从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证，该技术可减少对指令cache或者数据cache20％～40％的读取次数，以较小芯片面积的增加换取了较大的功耗降低。