同步部分并行结构的准循环LDPC码译码器

该文根据准循环LDPC码的结构特点,提出了一种同步部分并行结构的译码器。在译码器中,校验节点处理单元和变量节点处理单元同时并行工作,使得迭代过程中新产生的软信息能够被提前使用,加快迭代的收敛速度。同时,采用差分演化的方法对各节点处理单元的起始位置进行优化,进一步提高了译码器的性能。仿真结果表明,该方案在译码性能和复杂度上都要优于现有其他方案,适合高速译码器的实现。     

一种空时分组码最大似然检测的递归算法

空时最大似然序列估计(MLSE)方法是在已知接收的向量信号的情况下,估计已经发送出去的数据序列。论文在分析了空时编码(STBC)原理的基础上,提出了一种空时分组码的最大似然比检测的递归算法。利用STBC的正交结构,简化了最大似然准则,并且推导出递归表达式,接收端采用Viterbi译码,以较低复杂度实现最大似然译码。     

基于ActelFPGA的DVI控制器设计

DVI接口(Digital Visual Interface)标准作为新一代的数字显示技术通讯标准[1],以全数字化的数据码流在传输信道上传输,文章通过对DVI接口应用系统的研究,提出了一个数字视频传输到数字显示的解决方案。通过分析与DVI应用相关的DDC(Display Data Channel)和EDID(Extended Display Identification Data)的设计方法,介绍了数字视频接口DVI系统的基本结构和原理,该接口系统应用在16x32像素全彩色LED显示屏系统上,能够很好地解码计算机输出的数据流,R、G、B数据可以正确地传输到LED屏显示系统并实时显示,经测试系统能稳定运行。     

基于Xvid视频流的在线考试监控系统的研究

保证在线考试的公平和公正,是推广和实施在线考试的一个重要任务,由于Xvid是免费且开源的编解码器,易于使用,算法高效,可以很好地承担在线考试系统监控视频流的传输任务。结合实例,设计并实现了基于Xvid视频流的在线考试监控系统。     

使用Xilinx Webpack4.2 ISE实现CPLD和FPGA设计

可编程逻辑器件cpld和fpga以及xilinx webpack 4.2ISE的介绍:用xilinx webpack 4.2 ISE设计七段译码器的显示.     

C8051F与80C51系列单片机的不同初始化

C8051F系列单片机是Cygnal公司出品的高速单片机，它与80C51系列单片机指令集兼容，但比后者增加了许多资源，从而为嵌入式系统的开发提供了极大的方便。文中介绍了这两者在结构上的差异以及编程时应注意的问题，并给出了它们较完整的初始化程序。     

自动测试系统中矩阵开关的设计与应用

开关系统是整个自动测试系统的中心,其灵活性、可靠性决定了测试系统的灵活性和可靠性。本文介绍了一种应用译码器配合开关阵列研制的高灵活性、可靠性的矩阵开关结构,采用FPGA作为实现控制逻辑的核心部件,有效地节约了测试成本并提高了测试效率。     

音频播放器的架构分析与关键技术的实现

通过对当前常见的音频播放器的分析,概括出了目前流行的几种音频播放器的实现方法,有简单的方法,也有复杂的方法,可以根据业务需要和编程能力选择适合自己的设计模式。文章使用C＋＋语言实现了音频播放器的解码及播放等主要模块,构建了1个完整的播放器。     

基于FPGA/CPLD的LED/LCD通用显示译码器设计

各种数字系统的终端设备都需要对十进制信息进行数码显示,而LED和LCD是最常用的显示器件.在大规模可编程逻辑器件FPGA与CPLD的硬件基础上,根据显示译码器原理运用VHDL硬件描述语言对LED/LCD的通用七段显示译码器进行了设计,同时使用QUARTUSⅡ开发软件对设计电路进行了时序仿真和功能验证.此设计在大规模数字电路的数码显示中更为实用,具有设计简单、使用灵活和工作可靠等优点.     

多线程控制串行通信在智能监控系统中的应用

介绍了基于计算机网络的数字智能视频监控系统的设计思路和方法,详细讨论了视频监测的智能控制的实现方法,成功地利用VC开发32位检验数据串行接口和解码器通信,从而控制带云台的摄象头的自动运作,实现了划分CPU时间片方式的现场监测和智能报警控制同时运行,该系统在武警监控系统的应用中取得很好的效果。