STM32与FPGA的B码时统解码设计

针对B码时统解码的精度及硬件使用效率等问题,结合B码原理,从应用角度出发,提出一种新型的B码的解码方案。利用微控制器STM32辅助可编程逻辑器件（FPGA）,进行全局解码设计。测试表明,DC码的秒头精度误差控制在ns级,且DC码和AC码解码所提取出的时间信息都非常准确。     

数字化变电站IRIG-B码对时解码方案研究

为满足数字化变电站中IEC 61850标准对时钟同步的要求,通过比较常见的变电站时钟对时方法,重点介绍了IRIG-B码对时的解码实现方案,提出了一种通过调用延时来辨别码元的方法,并在CPLD上完成仿真测试,仿真表明这种方法具有较强的抗干扰性与实用性.     

智能变电站中的对时技术研究

目前智能变电站主要采用SNTP、IRIG-B、IEC61588等对时技术。由于智能变电站对站控层、间隔层和过程层的对时可靠性及精度要求存在差异,导致变电站内存在多种对时技术。本文针对各种对时技术的特点及组网方式等进行比较,选择符合智能变电站不同应用场合的对时技术。并着重比较了IRIG-B码对时技术与IEC61588精准网络对时技术的特点及在过程层应用的优缺点,分析未来智能变电站过程层对时技术的发展趋势。     

IRIG-B码在时间同步系统中的应用

当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传递,采用IRIG-B码作为时间双向对比法中的时间传递码元,利用FPGA实现了IRIG-B码的编码与解码,可以发现利用FPGA实现的IRIG-B码比传统的利用单片机实现IRIG-B码具有更多的优点：占用的FPGA资源少,语言结构简单易用实现,并且得到的IRIG-B码精度高。     

基于FPGA的IRIG-B码解码器的实现

介绍了一种基于FPGA的IR IG-B码解码的硬件实现新方法。工程应用结果表明其具有简单实用、精度高、抗干扰性强等优点。     

基于FPGA的VPX时间统一系统设计

IRIG-B时间码(B码)因其性能优越,实现和使用方法简单易行,被广泛应用于靶场时间信息传递和各系统的时间同步,成为时统设备首选的标准码型。但随着大规模集成电路和可编程技术的发展,以及靶场对时统设备的稳定性、精准性和集成度要求越来越高,原有的IRIG-B码时统设备已不能满足要求。为了解决这些问题,提出了一种基于FPGA的VPX时间统一系统设计方案。该方案具有可靠性高、集成度高、操作简单、功能拓展性强、体积小等优点,并具有更广泛的实际应用价值。     

IRIG-B时间格式码产生解调电路的设计

IRIG-B码作为一种国际通用的时间编码,在时间信息传输方面已得到广泛应用.通过介绍IRIG-B格式码的格式与规范,给出了应用于对时终端的IRIG-B格式时间码,产生解调电路的设计及相应的软件程序流程.     

基于MAXII570的高精度同步时钟信号在分布式录波器中的实现

同步时钟信号是分布式录波器系统任务顺利完成的关键。介绍一种利用可编程CPLD器件实现性能优良的分布式同步信号源。通过高度集成,将IRIG-B(DC)解码器以及系统的各种同步逻辑电路集成在一个MAXII570芯片中,构成一个高精度同步系统,从而达到最佳同步效果。     

测控系统中B码同步技术的FPGA实现

为了对测控系统进行精密测量和控制,须为其各子系统提供一个统一的精确的时间标准。IRIG-B码是国际靶场试验通用的同步时间码。提出了一种基于FPGA实现IRIG-B码的同步解码方案,并在某测控系统的应用中成功实现时间同步,精度达到μs级,可满足现阶段国内多数测控系统对时间精度的要求。     

北斗/GPS双模授时的B码时统终端设计

针对B码时统终端的精度、稳定性等问题,结合B码的编解码和北斗/GPS双模授时的原理,从应用角度出发,提出一种利用可编程逻辑器件（FPGA）采集双模授时的时钟和时统终端的设计方法。结果表明：从接收器采集到的秒头和B码的秒头误差控制在纳秒级,从而达到同步授时的效果。