排序方式： 共有67条查询结果，搜索用时 156 毫秒
31.
32.
针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicated programmable logic device,CPLD)实现IRIG-B码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(field programmablegate array,FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。 相似文献
33.
为了达到IRIG-B码与时间信号的精确同步,采用现代化靶场的IRIG-B编码和解码的原理,提出了基于FPGA实现IRIG-B(DC)码编码与解码的设计方案.编码模块接收从GPS模块解析来的时间信息和1 pps信号完成编码,解码模块接收IRIG-B(DC)码,完成对时间信息的解析以及输出1 pps信号.实验证明,采用基于FPGA的IRIG-B(DC)码的编码与解码的设计,具有精度高,性能稳定,体积小,成本低等优点,对于常规武器靶场时统设备的技术更新具有重要实践意义. 相似文献
34.
在分析武器装备靶场试验测控设备同步技术现状基础上,提出了一种多功能内置式IRIG-B码终端设计;给出了终端的组成、功能与工作过程,详细介绍了IRIG-B码采集模块、IRIG-B码产生模块和软件模块的设计;终端具有通用性强、同步精度高、体积小等特点。 相似文献
35.
在线监测电容型高压设备的介质损耗(简称介损)是判断其绝缘状况的有效手段。其介损值或阻性电流值的测量精度与电容型设备各分系统(如PT与MOA等监测终端)的采样数据密切相关,而各分系统之间的采样时间同步是对监测数据的有效性与准确性最基本的保证。本文采取IRIG-B码对时方案来实现分系统的采样同步,并采用CPLD作为IRIG-B码编码与解码的控制芯片。介绍了该方案中IRIG-B码对时的结构设计、编码与解码的原理以及方案用于实验和现场的结果分析。阐述了该对时方案的优点。 相似文献
36.
为适应电力设备测试仪器的低成本、智能化、便携化需求,提出了一种光 IRIG-B/FT3码自适应技术。该技术利用高频时钟对光串口IRIG-B/FT3码流进行处理,并根据两种输入码在编码特征和码流速率上的差异,自动识别光IRIG-B码报文和IEC60044-8（FT3）采样值报文,扩展了智能变电站测试仪器的功能。基于该技术研制的手持式智能变电站测试仪器,已成功应用于多个国内变电站的系统联调和现场测试。实测结果表明该技术的有效性和实用性,从而达到了减少测试仪器接口的数量、降低测试仪器功耗和成本的目的。 相似文献
37.
GPS＆IRIG-B码时间系统分析 总被引：3，自引：0，他引：3
GPS&IRIG-B码时间系统把GPS卫星信号和现代化靶场间通用的IRIG-B(Inter-RangeInstrumentationGroup,靶场仪器组B型格式)串行时间码封装于一体,通过PCI总线与计算机联系起来,提供高精度的定时服务。此接收板具有集成度高、体积小、工作稳定的特点。该文详细阐述了IRIG-B码标准,并从工程实施的角度出发,说明此时间系统的软硬件设计过程。 相似文献
38.
39.
IRIG—B（DC）码为普遍应用于航天测控领域的一种标准时间码,测控系统内的设备单元需要从IRIG—B（DC）码中解调出时间信息,传统的IRIG—B（DC）解码单元大多采用单片机来实现,结构复杂,易受干扰,文中提出了一种基于FPGA技术的IRIG-B（DC）解码设计方案及详细的设计方法,用MAX＋plusⅡ仿真软件对该解码设计进行仿真,并应用工程实例验证该设计的正确性。仿真及工程应用结果表明该设计能准确地从IRIG—B（DC）码中提取时间信息,该设计具有器件少、结构简单、设计灵活、解码精度高、可靠性高等特点。 相似文献
40.
设计了一种具有GPS、IRIG—B时间码、乳钟、RS232通信和人工录入等多路对时输入的对时终端系统，硬件采用MCU和CYLD组合结构，由MCU管理通信、显示等，而在CPLD内集成IRIG—B解码器和乳钟分频等模块．与传统时序电路相比，该系统具有集成度高、设计灵活等优点，能很好地满足许多领域尤其是军事上应用多冗余对时的要求． 相似文献