一种谐波在线检测分析系统的设计

针对现有的谐波在线检测分析装置价格昂贵的问题,设计了一种简易的谐波在线检测分析系统。该系统采用数字信号处理器TMS320F2812搭建谐波检测装置电路,完成高速数据采集和传输任务;基于LabVIEW虚拟仪器开发了上位机系统,可对检测出的谐波进行实时显示和谐波FFT分析。该系统结构简单,操作容易,实验结果验证了该系统的有效性。     

基于DSP和电流环的锅炉温度控制系统设计

提出了基于DSP和电流环的锅炉温度控制系统设计方案,详细介绍了电流环发生器和接收器、DSP处理模块及其控制算法的设计。该系统采用TMS320F2812 DSP作为控制器,以4～20 mA电流环为传输方式,利用PID算法实现了对锅炉的温度控制,具有较高的灵活性和可靠性。     

基于FPGA的谐波检测装置设计

利用现场可编程门阵列(FPGA)运算速度快、效率高的特点,使用FIR硬件IP核实现前置线性相位低通滤波通道,使用FFT硬件IP核实现加窗插值修正FFT算法,设计针对电力系统的高次谐波检测装置。     

Two‐phase trace‐driven simulation (TPTS): a fast multicore processor architecture simulation approach

Simulation is indispensable in computer architecture research. Researchers increasingly resort to detailed architecture simulators to identify performance bottlenecks, analyze interactions among different hardware and software components, and measure the impact of new design ideas on the system performance. However, the slow speed of conventional execution‐driven architecture simulators is a serious impediment to obtaining desirable research productivity. This paper describes a novel fast multicore processor architecture simulation framework called Two‐Phase Trace‐driven Simulation (TPTS), which splits detailed timing simulation into a trace generation phase and a trace simulation phase. Much of the simulation overhead caused by uninteresting architectural events is only incurred once during the cycle‐accurate simulation‐based trace generation phase and can be omitted in the repeated trace‐driven simulations. We report our experiences with tsim, an event‐driven multicore processor architecture simulator that models detailed memory hierarchy, interconnect, and coherence protocol based on the TPTS framework. By applying aggressive event filtering, tsim achieves an impressive simulation speed of 146 millions of simulated instructions per second, when running 16‐thread parallel applications. Copyright © 2010 John Wiley & Sons, Ltd.     

光电混合处理技术在电子对抗领域的应用

随着电子器件性能不断提高,其发展受限于物理极限。针对电子瓶颈问题,提出了光电混合处理的思路,综合利用光器件强大的并行运算、高速互联能力和电子器件的灵活控制能力构建光电混合处理器。并对其关键部件光矩阵向量乘法器的运算机理和开发编译环境的设计方法进行了分析。光电混合处理器在阵列处理、宽带信号处理、实时图像处理等领域有着广泛的应用前景。     

嵌入式网络技术在接收机中的应用

设计了一款应用于接收机通信的嵌入、式网络接口,并在数字信号处理器上实现了标准的传输控制(TCP/IP)协议栈.从关键芯片选取、接口及中断设计三方面对网口的硬件设计进行了阐述,介绍了TCP/IP协议栈中各模块的功能,对实现难度最大的TCP模块进行了论述,说明了软件模块在任务调度和模块化设计方面的考虑,最后以对该网口的测试...     

基于ADSP-BF561的英文字符库设计

针对以ADSP-BF561芯片为核心的目标跟踪系统中显示目标运动及提示信息的需要,提出了基于ADSP-BF561的英文字符库的设计方案.该字符库中包括26个小写英文字符(a～z)、10个数字(0～9),以及“:”和空格共计38个符号.该字符库通过使用存储在ADSP-BF561的L2存储器上的数据类型为布尔型、大小为16...     

符合IEC61850标准的全光交换传输环网

针对国内数字化变电站的应用需求,设计一种符合IEC61850标准的全光交换传输环网,用于连接数字化变电站内过程层和间隔层的一次和二次设备,实现这些设备间GOOSE, SMV数据业务的端到端传输,给出系统实现的关键技术,采用独特的地址查找方案实现多种类型业务的组播与隔离,通过在UDP协议中引入“有连接”的思想,使网络管理更加简单、可靠。     

MIPS内存管理单元的设计与实现

设计MIPS32 4kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。     

基于网络处理器的可演化路由器设计

可演化网络是一种动态可变换的网络结构,针对其软件实现方式导致的数据包转发延时较大问题,设计一种基于网络处理器的可演化路由器。充分利用网络处理器硬件中嵌入式处理器的灵活性与微引擎处理器快速高效的数据包处理能力,使数据包的处理速率接近 线速。