基于SoPC的电泳芯片电导检测系统

探讨了一种基于SoPC的电泳芯片电导检测系统设计方案.采用MAX038函数发生器产生同步的正交信号源,采用双差分减法器实现阻抗到电压的变换,并利用双相锁定放大器实现电导幅值及相位检测,以FPGA內嵌NiosII软核处理器为系统控制核心,运用SoPC Builder定制高速采集控制器、FIT控制器以及运用IP核FIT V2.1.3构建实时高速长度为1 024点的FFT变换模块实现电泳芯片电容耦合非接触电导时、频域分析.文中具体阐述了系统软、硬件架构及自定制NiosII处理的FFT算法指令等.仿真结果表明:该方案能进行复杂数据处理,具有快速实时处理能力,能有效保证系统的抗干扰性和测量准确度.     

基于Nios软核的双网卡路由选择

SoPC是Altera公司提出的一种灵活、高效的片上系统设计方案，他将处理器、存储器、I／O等系统设计需要的组成集成到一个PLD器件上，构成一个可编程的片上系统。Nios是Altera公司开发的可进行SoPC设计的软核处理器，他可以与用户自定义逻辑结合构成SoC系统。本文通过Nios配置一个双网卡路由选择的设计，其功能相当于一个网络中简单的交换机，利用QuartusⅡ软件结合SoPC软件实现Nios设计的流程。首先对Nios，SOPC进行简要介绍，然后详细分析了双网卡路由选择的硬件、软件设计，提出基于Nios的解决方案。     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

一种基于SoPC技术的HDTV台标机设计

介绍了一种可通过网络进行控制的HDTV台标机设计方案,该方案在FPGA平台上实现,主控制器为NiosⅡCPU,视频输入和输出接口为HDMI,最高支持1 080p分辨力的非压缩视频流,用户可通过网络协议传输需要叠加的图像.     

基于龙芯LA132软核处理器的宇航级SoPC设计

针对现有星载计算机主控系统灵活性差和在空间辐射环境中存在单粒子翻转等问题,设计了一种灵活性强、可靠性高、自主可控的宇航级片上可编程系统(System-on-Programmable-Chip, SoPC)。该系统将龙芯LA132软核处理器应用于航天领域,降低了星载计算机主控系统的体积。为系统存储单元设计实现了一种基于矩阵算法的RS(8,4)码,可在无延迟的情况下实现错误检测与纠正功能,增强了系统的可靠性。测试结果表明,该SoPC系统在Xilinx KCU105硬件平台上可实现单周期内对两个错误符号的检测与纠正,满足宇航级安全性与可靠性的需求,为星载计算机主控系统的小型化提供了一种新的解决方案。     

基于Avalon-ST接口帧读取IP核的设计和应用

研究基于Avalon-ST接口帧读取的IP核设计应用,通过Avalon-ST接口将外部存储中不同格式的帧数据转化为视频流输出。根据Avalon总线协议及Avalon-ST视频协议研究设计方案,使用VerilogHDL语言对模块进行硬件设计,并将实现的模块进行测试。结果表明,该IP核与Altera公司提供的FrameReader模块相比,突破了现有的FrameReader只支持紧缩格式的局限,使其功能更加完善,并且该IP核占用的资源少,工作频率更高,性能得到了优化,实用性更强。     

基于FPGA的汽车电子设计

随着汽车电子产业的快速发展,传统MCU、ASIC已很难满足汽车电子设计灵活性、稳定性、低成本、快速开发等要求.提出一种基于FPGA的汽车电子设计方案.介绍FPGA的特点及其在汽车电子设计中的应用,并介绍一款基于Nios II软核处理器.用SoPC技术设计的具有密码锁及GSM/GPS防盗系统的汽车电子系统,FPGA将成为未来汽车电子设计的理想选择.     

基于SoPC/NIOS Ⅱ的信号发生器设计与实现

运用基于NIOS Ⅱ嵌入式处理器的SoPC技术,设计了一个任意信号发生器,不仅可以输出正弦波、方波、三角波和锯齿波等常见波形,且各波形的频率和幅度可调,可根据用户需要进行现场编程,具有控制灵活、输出频率稳定、准确、波形质量好和输出频率范围宽等优点.     

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。     

基于SoPC的嵌入式文字识别系统设计

设计了一种基于SoPC的嵌入式文字识别系统。在FPGA平台下,基于SoPC框架搭建软硬件协同系统,设计硬件电路完成文字图像的采集和预处理,嵌入Linux系统,使用其下的识别引擎完成文字图像的识别。采用Altera公司的SoPC builder构建系统框架,Quartus II完成硬件电路的设计,在宿主机Linux环境下完成了软件部分的交叉编译并嵌入到FPGA平台。整体设计在DE2-70开发板上完成了系统验证。