基于动态故障树分析的容错系统机由测试诊断策略设计

由于大量采用各种容错技术,复杂航空航天系统具有动态随机性故障,已不再适合采用基于静态故障机理的传统故障诊断策略设计方法对其进行机内测试( BIT)设计。为此,以动态故障树模型为基础,综合考虑可靠性和测试费用等因素,提出了一种面向复杂容错系统的BIT诊断策略设计新方法。引入费用诊断重要度( CDIF)来衡量测试费用对BIT故障诊断的影响,结合独立子树、二元决策图和Markov链对动态故障树进行定性和定量分析,据此构建出基于最小割集(MCS)/最小顺序割集(MCSS)和CDIF的BIT诊断决策树。在某容错电子系统BIT设计中的应用验证了该方法的有效性与工程实用性,与基于AO“搜索和基于贪婪算法的两种诊断策略设计方法比较可知该方法的计算复杂度更小。     

基于TL494的直流变换器

文章介绍了开关电源的基本原理,DC/DC变换主电路分类,对开关电源的控制方式进行了比较,给出了专用集成控制器的优点。给出了专用集成控制器TL494的内部结构、管脚功能,详细分析了其工作原理、应用和优点,列举了TL494的应用实例。设计了一款由TL494控制的Buck型开关电源,给出了所用元器件,对整个电路工作原理进行了分析,分析了其产生PWM信号的原理,接收反馈实现稳压的原理及实现过流保护原理,测试其关键点的工作波形,并对此电路做了些改进,基于此对TL494进行了测试,该电路是TL494的典型应用,可以体现出TL494的大部分功能,电路具有采用元件少、性能稳定、效率高的优点。     

一种应用于高速高精度模数转换器的比较器

提出了一种基于BiCMOS工艺的高速高精度时钟控制比较器.该比较器包含一级预放大器、动态锁存器及时钟控制反相器.预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度.基于3.3 V 0.35 μm BiMOS工艺进行了设计和仿真,结果表明该比较器可以应用于160 MS/s高精度流水线模数转换器.     

一种CNFET的多位三值比较器设计

As the ternary comparator faces problems of slow speed and high power consumption, this paper proposes a scheme for the magnitude ternary comparator of CNFET, which is researching on theory of multi-valued logic circuit and the structure of comparator circuit. First, the ternary decode signal is propagated to the comparator, then the encoder circuit encodes the results of comparison, and finally the magnitude ternary comparator is made up of all kinds of modules. The magnitude comparator is simulated by software, which demonstrates that it has a correct logic function, fast speed and low power consumption characteristics.     

基于平衡态的动态比较器失调电压分析和设计优化

本文提出了一种基于平衡态的动态比较器失调电压分析设计技术。以两支路电压电流相等的平衡态为分析基础,通过在复位电压跳变时刻引入补偿电压的方法,逐一分析了动态比较器各晶体管参数对总体失调电压的影响,建立了失调电压的数学模型;采用Chartered 0.18um1P6M工艺对Lewis-Gray型动态比较器进行了电路和版图设计,并利用可快速提取失调电压的定步长仿真方法对其失调电压进行了仿真,结果表明所提出的分析方法可以相对准确的估算失调电压。以该分析方法为基础,本文还提出一种基于总体失调电压影响权重的晶体管分组优化方法,在保证总体面积不变的条件下,可将失调电压有效降低50%以上。经流片测试结果表明,本文所提出的分析和优化方法可应用于高速高精度系统中比较器的设计。     

A high-speed current conveyor based current comparator

In this paper, a new high-speed current mode comparator based on inherent current conveyor and positive feedback properties is presented. This novel approach has resulted in major reduction of the response time and hence a wide band application of the circuit. Simulation results using HSPICE and 0.18 μm CMOS technology with 1.8 V supply confirms a propagation delay of less than 0.4 ns in the high frequency range of 700 MHz with 158 μw power dissipation. Under the above conditions, the accuracy of the input current is as low as 50 nA.     

隐蔽工程建设中的"三新"

长江重要堤防隐蔽工程在建设过程中,注意推广应用新技术,新工艺,新材料,并在应用中不断改进提高,还根据工程建设的需求开发新技术,解决工程实际问题,“三新”的应用不仅提升了堤防建设的科技含理,更重要是保证了隐蔽工程建设的质量和工期。     

一种用于流水线ADC的高速电压比较器

文章介绍了一种高速电压差分比较器电路，该电路采用了两级运放结构。由前置预放大级和带复位端的闩锁输出级组成。该电路采用0．18μm工艺实现，对其进行了电路原理分析和HSHCE仿真。得到的仿真结果和波形说明该比较器具有速度快、精度高、功耗低的特点，适用于流水线结构的高速模数转换器。     

基于0.6 μm工艺的流水线模数转换器设计

为了实现10位高性能和低功耗的流水线模拟数字转换器ADC，提出了基于0.6微米互补型金属氧化物半导体(CMOS)混合信号工艺的电路设计方法.在信号输入端设置了采样保持放大器(SHA)，级电路中采用了低功耗运算跨导放大器(OTA)和动态比较器，并且使用了采样电容优化技术和数字校正技术.测试结果表明，在20 MHz采样率和5 MHz输入信号频率条件下，由该方法设计的ADC可以达到58 dB的信号噪声失调比(SNDR)，相当于9.38个有效位数(ENOB)，并且在5 V供电电压下的功耗仅为49 mW，达到了高SNDR性能、高线性度和低功耗的设计要求.     

A Fully Syntactic AC-RPO

We present the first fully syntactic (i.e., non-interpretation-based) AC-compatible recursive path ordering (RPO). It is simple, and hence easy to implement, and its behaviour is intuitive as in the standard RPO. The ordering is AC-total and defined uniformly for both ground and nonground terms, as well as for partial precedences. More important, it is the first one that can deal incrementally with partial precedences, an aspect that is essential, together with its intuitive behaviour, for interactive applications such as Knuth–Bendix completion.