基于FPGA的浮点FIR滤波器的设计与实现

针对短波宽带接收机系统中信号动态范围大的特点，自定义了24位的浮点格式，并采用流水线技术设计了该格式浮点数的加法和乘法运算单元。在分析了各种FIR滤波器优缺点的基础上．结合FPGA的特点给出了转置型FIR校正滤波器设计方案。最后，以数据率为2．5MS／S的宽带信号为输入，Ahera公司的EP2S60F672C5芯片为硬件平台仿真实现了10通道短波宽带接收机的250阶FIR校正滤波器，最高运行速率达到130MHz以上。     

嵌入式软件浮点运算精度分析

在嵌入式软件的设计过程中,如何在有限的硬件资源条件下提高软件的运算精度,是影响软件性能的一个重要问题。本文从标准的浮点数据结构原理和基础的浮点运算原理入手,对嵌入式软件中浮点运算的精度问题进行了分析,对影响软件运算精度的因素进行了研究,并有针对性地提出了一些优化的思路和改进的建议。     

一种32位高速浮点乘法器设计

文章介绍一种32位浮点乘法器软IP的设计,其部分积缩减部分采用修正Booth算法,部分积加法采用4-2压缩树结构,最终carry、sum形式部分积采用进位选择加法器完成,乘法器可以进行32位浮点数或24位定点数的乘法运算。采用VerilogHDLRTL级描述,采用SMIC0.18μm工艺库进行综合,门级仿真结果表明乘法器延时小于4.05ns。     

线性调频信号数字脉冲压缩的优化设计

在雷达探测系统优化问题的研究中,线性调频(LFM)信号广泛应用于雷达探测系统,数字脉冲压缩是数字雷达接收机中的关键技术,脉压精度直接影响整个系统的性能.为了提高脉冲压缩的精度,提出了数字脉冲压缩的优化设计方案,首先研究了频域匹配滤波器对脉压输出序列中目标位置和弃置区的影响,然后实现了基于FPGA的高性能单精度浮点脉压处理器.仿真结果表明,频域匹配滤波器的设计至关重要,浮点脉压处理器实时性好,通用性强,信号精度高.改进方案可以灵活设置参数,具有很好的工程适应性.     

浮点和与点积计算结构研究

浮点数求和与点积计算在科学计算,信号处理,图像处理等领域中广泛应用.对浮点和与点积计算的硬件结构进行了研究.在只有一次舍入误差的前提下,提出一种通用的浮点数求和算法和结构,利用重对阶方法,解决了多个粘贴位和尾数过抵消所产生的精度损失问题.然后将这种算法移植到浮点点积计算中.为了增加结构的通用性,将提出的结构和常用的SIMD计算单元进行结合.根据提出的算法,设计实现了FADD4和FDP4的硬件结构,和使用离散的加法器和乘法器来实现求和与点积的方法相比,计算速度分别提高了20.4％和42.1％.     

设计流量积算仪时需注意的几个问题

流量积算（或显示）仪是一种多参量综合计算的仪表,最终结果的准确度是各环节的综合误差,本文就多次浮点运算、温度、压力测量回路、采样周期的选取等方面分析产生误差的原因,以便在设计时引起注意。