Reliability Modeling for Ultrathin Gate Oxides Subject to Logistic Degradation Processes with Random Onset Time

With device dimension downscaling, the oxide thickness reduction less than 3 nm in a metal–oxide–semiconductor structure has led to important changes in degradation mechanisms and failure modes. After the first breakdown event of ultrathin gate oxides, the leakage current presents a less dramatic and noisy continuous breakdown mode called progressive breakdown. In this article, we characterize the overall breakdown process of ultrathin gate oxides as a randomized logistic degradation process with a random onset time. The explicit result of the lifetime distribution is derived on the basis of this logistic degradation model. A numerical example is provided to calculate the lifetime distribution. The simulated lifetime data of our model fits lognormal distribution better than the Weibull distribution, which agrees with the experimental work in literature. Copyright © 2012 John Wiley & Sons, Ltd.     

Electrical characterization of high-k gate dielectrics on Ge with HfGeN and GeO2 interlayers

Two kinds of HfSiO_x/interlayers (ILs)/Ge gate stack structures with HfGeN- and GeO₂-ILs were fabricated using electron cyclotron resonance (ECR) plasma sputtering and the subsequent post deposition annealing (PDA). It was found that HfGe was formed by the deposition of Hf metal on Ge and changed to HfGeN by N₂ ECR-plasma irradiation, which was used as IL. Another IL was GeO₂, which was grown by thermal oxidation at 500 °C. For dielectrics with HfGeN-IL, PDA of 550 °C resulted in effective oxide thickness (EOT) of 2.2 nm, hysteresis of 0.1 V, and interface state density (D_it) = 7 × 10¹² cm^− 2 eV^− 1. For dielectrics with GeO₂-IL, PDA of 500 °C resulted in EOT of 2.8 nm, hysteresis of 0.1 V, and D_it = 1 × 10¹² cm^− 2 eV^− 1. The structural change of HfSiO_x/GeO₂/Ge during the PDA was clarified by using X-ray photoelectron spectroscopy, and the gate stack formation for obtaining the good IL was discussed.     

数码相机面壳注射成型的浇口优化设计

通过运用Moldnow软件对数码相机面壳注射成型进行了流动模拟分析,预测在不同浇口位置和数目的情况下可能存在的气泡和熔接痕位置,确定了最佳的浇口数目和位置.     

一种沟槽-场限环复合终端结构的设计

为了改善硅功率器件击穿电压性能以及改善IGBT电流的流动方向,提出了一种沟槽-场限环复合终端结构。分别在主结处引入浮空多晶硅沟槽,在场限环的左侧引入带介质的沟槽,沟槽右侧与场限环左侧横向扩展界面刚好交接。结果表明,这一结构改善了IGBT主结电流丝分布,将一部分电流路径改为纵向流动,改变了碰撞电离路径,在提高主结电势的同时也提高器件终端结构的可靠性;带介质槽的场限环结构进一步缩短了终端长度,其横纵耗尽比为3.79,较传统设计的场限环结构横纵耗尽比减少了1.48%,硅片利用率提高,进而减小芯片面积,节约制造成本。此方法在场限环终端设计中非常有效。     

Linux下基于Socket的C/S网络编程在高速公路收费系统中的应用

随着网络的发展，Linux由于网络功能强大而广泛地被应用。本文介绍了在Linux环境下利用套接字进行C／S结构体系的一般开发模型，并介绍了在苏嘉杭高速公路收费系统中的实际应用。     

SM4算法在无线通信中的硬件实现与应用

随着无线通信的快速发展与普及,通信的安全问题成为研究的重点。针对数据吞吐量不高,但实时性要求严格的无线通信问题,设计了一个SM4的硬件电路模块。在Altera的Cyclone系列FPGA上占用1 875个逻辑单元,时钟频率100 MHz,吞吐率为266.5 Mb/s。将该模块应用于此通信链路中,并搭建了一个无线通信加密平台,实验结果表明SM4加密算法在物理层上的应用对于信息传输的安全具有重要意义。     

基于“双芯”51内核的学习机设计

嵌入式系统在教育领域的应用产生了各种类型的学习机,重点论述了一种基于M CS-51内核的“双芯”的嵌入式学习机系统,满足了职业学校学生录入练习的需求。通过对这个系统的分析和论述提出一种在51内核上运行复杂系统的方法。     

基于WAP的移动学习设计与实现

阐述移动学习的定义,说明移动学习的特点及优势;对移动学习平台的体系结构和功能模块进行设计,探讨了系统实现的关键技术。     

基于控制K次平方根非门的类Toffoli门构造方法

在量子电路综合算法中,由于非置换量子门比置换量子门具有更复杂的规则,直接使用非置换量子门会大幅度提高综合算法的复杂性,因此可先使用非置换量子门生成相应的置换量子门,然后再用这些置换量子门综合所求量子可逆逻辑电路,从而提高算法性能。本文重点研究如何用非置换量子门构造新的置换量子门,为此吸收了格雷码的思想,提出了一种高效的递归构造方法,实现使用控制非门和控制K次平方根非门(非置换量子门),快速生成最优的类Toffoli门(置换量子门)。     

基于冲激雷达的运动体目标检测算法

针对冲激雷达脱靶量测量中的检测问题,提出了一种新的时域多门限信号检测算法。根据冲激雷达的特点,首先采用距离门等效采样方法对运动体目标回波采样,并在此基础上,利用多门限对各距离门采样信号进行散射点回波的检测,进而通过各散射点回波平均功率的求取实现对各散射点回波的识别,从而解决了后续数据处理中信号检测精度过低和散射点无法识别的问题。仿真结果表明该算法可得到满意的检测结果。