DCOP FOR SMART HOMES: A CASE STUDY

The aim of this article is to bring forth the issue of integrating the services provided by intelligent artifacts in Ambient Intelligence applications. Specifically, we propose a Distributed Constraint Optimization procedure for achieving a functional integration of intelligent artifacts in a smart home. To this end, we employ Adopt-N , a state-of-the-art algorithm for solving Distributed Constraint Optimization Problems (DCOP). This article attempts to state the smart home coordination problem in general terms, and provides the details of a DCOP-based approach by describing a case study taken from the RoboCare project. More specifically, we show how (1) DCOP is a convenient metaphor for casting smart home coordination problems, and (2) the specific features which distinguish Adopt-N from other algorithms for DCOP represent a strong asset in the smart home domain.     

面向WLAN的MPC852T嵌入式系统设计

MPC852T是Motorola新近推出的MPC866/MPC859T家族中面向低端的一款通信处理器.嵌入式Linux由于其费用低廉及开放源码而具有广阔的发展前景.文中在分析了MPC852T通信处理器和嵌入式Linux操作系统的基础上,将二者结合给出了一种嵌入式硬件系统的设计与实现,以及该硬件系统在无线局域网WLAN中的一种应用.实践证明,该硬件系统具有性能稳定、廉价、可扩展性强、适用面广等优点.     

用Tow-Thomas电路设计含有限非零传输零点有源滤波器的方法

Tow-Thomas电路是一种实现全极点滤波器的典型电路。本文给出了用Tow-Thoms电路设计含有限非零传输零点有源滤波器的方法，从而使Tow-Thomas电路可用于单片集成滤波器电路。而文中给出的公式可用于计算外接元件。设计实例表明了文中给出的计算公式的正确性。     

一种动态开关电容运算放大器共模负反馈电路

本文主要介绍了一种应用于Cascode结构运放中的开关电容共模负反馈电路，它具有稳定性好、对运放频率特性影响小、不消耗额外功率等优点。对电路运用Hspice进行了模拟，并给出了模拟结果。     

美国钢铁企业的并购浪潮及特点分析

介绍了最近美国大型钢铁企业发生的主要并购活动。并对这些并购活动的特点进行了分析。     

智能工程与控制技术：历史,发展与未来

本文综述了智能工程和控制技术的发展历程和基本问题。文中着重论述了人工智能在过程控制系统中的必要性及开发实时智能控制系统的步骤；对符号推理系统、耦合推理系统、人工神经网络和集成分布式智能系统的特点和局限进行了比较。最后讨论了计算机集成过程系统（ＣＩＰＳ）的基本问题、基础技术和发展前景。     

实现CDMA最佳多用户检测的神经网络方法

提出并讨论了两种实现码分多址系统中最佳多用户检测的神经网络方法。一种基于离散Ｈｏｐｆｉｅｌｄ神经网络，另一种基于采用反向传播算法的多层感知器神经网络。理论分析和计算机模拟都证实了这两种神经网络方法的可行性，优越性和实用性。前者适用“固定”用户情况；后者既可用于“固定”用户吼适用于移动用户的情况，因而在未来的ＣＤＭＡ个人通信网中有较好的应用前景。     

基于CF的全集成MOSFET—C六阶低通滤波器的仿真分析

本文提出了以电流跟随器ＣＦ为基本电路元件的全集成ＭＯＳＦＥＴ－Ｃ精确连续时间六阶低通滤波器电路，并应用ＰＳＰＩＣＥ－Ⅱ通用模拟电路程序，对其幅频特性和相频特性进行了计算机仿真分析，得出了实用的结论。     

企业信息化建设中的问题及对策

我国企业在信息化建设过程中取得了一些成果 ,也出现了不少问题 ,本文主要针对这种现状 ,指出了企业存在的一些问题 ,并就信息系统开发、维护和集成 ,提出了一些建议。     

STI process steps for sub-quarter micron CMOS

This paper presents Shallow Trench Isolation (STI) process steps for sub-1/4 μ CMOS technologies. Dummy active areas, vertical trench sidewalls, excellent gap filling, counter mask etch step and CMP end point detection, have been used for a 0.18 μm CMOS technology. Electrical results obtained with a 5.5 nm gate oxide thickness show good isolation down to 0.3 μm spacing. Good transistor performances have been demonstrated.