一种面向三维众核微处理器的新型NoC拓扑结构

三维微处理器具有集成度高、全局互连线短及连接部件多的优势,但是传统的三维拓扑结构在大规模系统中无法充分利用垂直方向上低延时高带宽的特性,很难满足大规模众核微处理器低直径、高带宽、高扩展性的需求。针对三维NoC网络直径大、可扩展性要求高以及路由端口多的问题,提出了一种基于多级垂直域的三维拓扑结构—V-Spidergon,其在水平层上采用Spidergon结构,在垂直方向上采用多级垂直域扩展结构,域内及域间均实现全互连。实验数据表明,在8层、16层和32层堆叠下,V-Spidergon结构的延时较3D-Mesh分别降低15.1%、28.5%和55.7%,较NoC-Bus分别降低11.5%、32.7%和77.6%;在15%和100%负载率注入情形下,V-Spidergon的平均延时表现出与水平层数增加不相关的特性。     

面向异构众核从核的数学函数库访存优化方法

数学库函数算法的特性致使函数存在大量的访存,而当前异构众核的从核结构采用共享主存的方式实现数据访问,从而严重影响了从核的访存速度,因此异构众核结构中数学库函数的性能无法满足高性能计算的要求。为了有效解决此问题,提出了一种基于访存指令的调度策略,亦即将访存延迟有效地隐藏于计算延迟中,以提高基于汇编实现的数学函数库的函数性能;结合动态调用方式,利用从核本地局部数据存储空间LDM(local data memory),提出了一种提高访存速度的ldm_call算法。两种优化技术在共享存储结构下具有普遍适用性,并能够有效减少函数访存开销,提高访存速度。实验表明,两种技术分别能够平均提高函数性能16.08%和37.32%。     

Performance Evaluation of Memory-Centric ARMv8 Many-Core Architectures: A Case Study with Phytium 2000+

This article presents a comprehensive performance evaluation of Phytium 2000+,an ARMv8-based 64-core architecture.We focus on the cache and memory subsystems,analyzing the characteristics that impact the high-performance computing applications.We provide insights into the memory-relevant performance behaviours of the Phytium 2000+system through micro-benchmarking.With the help of the well-known roofline model,we analyze the Phytium 2000+system,taking both memory accesses and computations into account.Based on the knowledge gained from these micro-benchmarks,we evaluate two applications and use them to assess the capabilities of the Phytium 2000+system.The results show that the ARMv8-based many-core system is capable of delivering high performance for a wide range of scientific kernels.     

基于KILL规则的双通道3D众核NoC原型构建

为设计一个低开销低时延的众核NoC系统,提出了一种使用3D叠片技术的双通道片上众核体系AUTSDN,应用KILL规则确定了片上众核中组内处理核的个数,并基于MIT的Graphite模拟器建立了该体系的原型.AUTSDN体系中采用3D叠片分组多级片上互连网络,并且根据通信内容的不同,控制信号和数据信号的传输采取不同的通信链路.原型系统中的模拟测试结果表明,相比传统的2D片上网络,功耗降低了20％,时延降低了30％,同时AUTSDN的系统层次化特征确保了良好的系统扩展性.     

智能化多功能双路计时仪的研制

本文介绍了我们自主开发的智能化多功能双路计时仪的设计思想、结构、功能及其在物理实验中的应用．本仪器充分利用了ＩＮＴＥＬ８３０１单片机的片上资源，即实际上是以单片机为核心而配置的专用计算系统，该仪器可以完成双路计时、秒表、计数器、时钟、频率计、方波信号发生器等的功能．     

Godson-T众核体系结构上的Broadcast性能优化

Godson-T是中国科学院计算技术研究所计算机系统结构重点实验室先进微系统组正在研制开发的适合于超深亚微米工艺实现的大规模片上众核系统.Godson-T片上存储的单端口结构节省了芯片面积但制约了共享数据的读取效率.直接在Godson-T上实现传统的Broadcast算法需要大量的同步互斥开销,无法达到很好的性能提升.基于Godson-T体系结构,对数据共享的重要并行算法Broadcast进行优化,提高了Godson-T体系结构下的数据共读的效率.主要采取了以下3项技术:消除大规模的线程同步,建立源地址到目的地址的映射表和用汇编语言实现Broadcast的核心部分.优化后Broadcast在小核数为32时即可达到5.8倍加速比.     

JPEG图像解码器在STM32上的应用研究

为了解决图像解码速度慢的问题,完成了基于STM32的JPEG图像解码系统的设计。以ARM处理器STM32F103ZET6作为JPEG图像的解码芯片,设计了系统的硬件电路。为了节省片内存储器的资源,对图像进行分块解码,这种方法减少了内存容量。实验结果表明:系统具有解码速度较快、效果好、稳定性高、成本低、实用性较强的特点,在数码相框、桌面电子广告牌等图像显示设备上具有较好的应用价值。     

面向SW26010-Pro的1、2级BLAS函数众核并行优化技术

BLAS (basic linear algebra subprograms)是高性能扩展数学库的一个重要模块,广泛应用于科学与工程计算领域. BLAS 1级提供向量-向量运算, BLAS 2级提供矩阵-向量运算.针对国产SW26010-Pro众核处理器设计并实现了高性能BLAS 1、2级函数.基于RMA通信机制设计了从核归约策略,提升了BLAS 1、2级若干函数的归约效率.针对TRSV、TPSV等存在数据依赖关系的函数,提出了一套高效并行算法,该算法通过点对点同步维持数据依赖关系,设计了适用于三角矩阵的高效任务映射机制,有效减少了从核点对点同步的次数,提高了函数的执行效率.通过自适应优化、向量压缩、数据复用等技术,进一步提升了BLAS 1、2级函数的访存带宽利用率.实验结果显示, BLAS 1级函数的访存带宽利用率最高可达95%,平均可达90%以上, BLAS 2级函数的访存带宽利用率最高可达98%,平均可达80%以上.与广泛使用的开源数学库GotoBLAS相比, BLAS 1、2级函数分别取得了平均18.78倍和25.96倍的加速效果. LU分解、QR分解以及对称特征值问题通过调用...     

蛋白质序列比对算法在众核结构上的并行优化

在生物信息学中,蛋白质序列比对是最为重要的算法之一,生物技术的发展使得已知的序列库变得越来越庞大,这类算法本身又具有计算密集型的特点,这导致进行序列比对所消耗的时间也越来越长,目前的单核或者数量较少的多核系统均已经难以满足对计算速度的要求.Godson-T是一个包含诸多创新结构的众核平台,在该系统上实现了对一种蛋白质序列比对算法的并行化,并且结合蛋白质比对算法以及Godson-T结构的特征,针对同步开销、存储访问竞争以及负载均衡3个方面对算法进行了细致的优化,最终并行部分整体也获得了更优的、接近线性的加速比,并且实际性能远远优于基于AMD Opteron处理器的工作站平台.     

用软件来提高多核处理器性能的方法分析

分析了多核处理器的硬件体系结构,并分析了影响多核处理器性能的最关键两个因素:二级缓存的命中率和处理器线路的利用率。主要分析了如何通过软件方法来提升多核处理器的性能,也就是通过设计操作系统进程调度算法来实现。分析了如何提高上述两个因素的方法。使用这些方法可以将多核处理器的吞吐率提高27%~45%。