基于S3C2410数据采集系统的人机接口电路设计

介绍了数据采集系统终端中人机接口硬件电路的设计,详细提供了液晶显示器和触摸屏模块的设计电路。通过具体分析人机交互的工作原理,采用三星公司开发的一款以ARM920T为核心的16/32位嵌入式处理器S3C2410为开发平台,该处理器主要面向终端设备以及高性价比、低功耗的开发应用。拥有亮度高、体积小、功耗低等优势的液晶显示器以及使用方便、操作简单的触摸屏被广泛应用于数据采集系统中。     

An architecture framework for an adaptive extensible processor

To improve the performance of embedded processors, an effective technique is collapsing critical computation subgraphs as application-specific instruction set extensions and executing them on custom functional units. The problem with this approach is the immense cost and the long times required to design a new processor for each application. As a solution to this issue, we propose an adaptive extensible processor in which custom instructions (CIs) are generated and added after chip-fabrication. To support this feature, custom functional units are replaced by a reconfigurable matrix of functional units (FUs). A systematic quantitative approach is used for determining the appropriate structure of the reconfigurable functional unit (RFU). We also introduce an integrated framework for generating mappable CIs on the RFU. Using this architecture, performance is improved by up to 1.33, with an average improvement of 1.16, compared to a 4-issue in-order RISC processor. By partitioning the configuration memory, detecting similar/subset CIs and merging small CIs, the size of the configuration memory is reduced by 40%.     

合同战术训练评估系统体系结构

在介绍合同战术训练评估需求分析、系统总体结构的基础上,研究了其中的演习结果评估子系统的框架和层次结构,横向上将其分为主框架、行动评估模块、算法插件3个部分,纵向上把它分为数据采集、数据处理、成绩报告3层,从而有效地降低了系统各组成部分间的耦合程度,并使系统能综合运用多样化的数据采集手段以及效能分析方法,具有一定的参考价值。     

Communication contention in APN list scheduling algorithm

Task scheduling is an essential aspect of parallel process system. This NP-hard problem assumes fully connected homogeneous processors and ignores contention on the communication links. However, as arbitrary processor network (APN), communication contention has a strong influence on the execution time of a parallel application. This paper investigates the incorporation of contention awareness into task scheduling. The innovation is the idea of dynamically scheduling edges to links, for which we use the earliest finish communication time search algorithm based on shortest-path search method. The other novel idea proposed in this paper is scheduling priority based on recursive rank computation on heterogeneous arbitrary processor network. In the end, to reduce time complexity of algorithm, a parallel algorithm is proposed and speedup O(PPE) is achieved. The comparison study, based on both randomly generated graphs and the graphs of some real applications, shows that our scheduling algorithm significantly surpasses classic and static communication contention awareness algorithm, especially for high data transmission rate parallel application. Supported by the National Natural Science Foundation of China (Grant Nos. 90715029 and 60603053), the Cultivation Fund of the Key Scientific and Technical Innovation Project, Ministry of Edacation of China, and the Key Project of Science & Technology of Hunan Province (Grant No. 2006GK2006)     

可配置流处理器核心级指令设计及相关编译技术研究

针对目前微处理器面对通用性、高性能、功耗效率的矛盾,我们提出了可配置流处理器的解决方案。本文重点研究了可配置流处理器中核心级指令设计及相关的编译技术,其核心设计思想是根据应用的计算特征设计流处理器中的核心级指令集,从而降低指令集硬件资源的需求。     

高性能计算中处理器功耗特征的评测与分析

高性能计算系统的系统结构和应用模式与单机系统或商用机群服务器系统都有很大的不同,掌握功耗特征是提高能效的前提。本文将支撑功耗管理的低功耗技术分为动态资源休眠和动态速率调节两类,并就处理器的这两类机制在高性能计算中的应用进行评测,验证了功耗管理在高性能计算中的有效性,量化分析了处理器功耗特征,指出了当前管理方案的不足及改进设想,对进一步能耗优化有重要的指导意义。     

基于ARM与DSP的指纹识别系统通信设计

在双核的嵌入式处理系统中,主处理器与从处理器之间如何进行有效的通信显得极为重要。该方案以嵌入式指纹识别系统为载体,介绍了ARM与DSP的通信设计,给出了硬件连接图和其驱动程序的部分关键代码。该方案充分利用DSP的HPI接口功能实现了主机ARM实时读/写DSP片内任意存储单元的内容,完全满足嵌入式系统对实时性的要求。     

高性能路由器组播协议实现技术研究

网络流媒体等新型应用的快速发展对路由器具备组播功能提出了迫切需求.针对如何在基于网络处理器的路由器中高效地实现组播协议进行了研究.在路由器标准功能软件基础上实施扩展,提出了IGMP和PIM等组播协议实现的软件结构,利用网络处理器灵活可编程性与高性能的优点,对其关键技术进行了设计和实现.协议测试结果表明,该路由器组播协议系统运行效果良好,最后,展望了IP组播技术发展.     

基于无线通信的港航建筑泥沙冲刷监控系统

针对当前港航建筑泥沙冲刷监控中存在的问题,提出了一种港航建筑泥沙冲刷监控系统的设计方案。采用单片机作为系统的控制内核,引入通用分组无线业务（GPRS）传输模块,通过对港航建筑局部冲刷信息进行实时采集、传输和处理,解决了相关冲刷情况的测报问题。应用表明：系统运行稳定,测量误差小,可广泛应用于水库大坝、桥梁、河床等水土保持泥沙监控场合。     

基于多核的IPv4/IPv6过渡技术的研究与实现

针对目前IPv4/IPv6过渡时期存在的问题,结合目前主要过渡技术的不足,提出基于多核的IPv6隧道技术,设计了多核下IPv6隧道模型。利用多核流技术、锁技术和多核负载分担方法,加速转发处理、保护多核临界资源和提高系统整体性能。仿真实验结果表明,IPv6隧道技术基于多核比基于单核的实现,在转发与处理性能上成倍提高,能更好地解决过渡时期存在的问题与适应未来的发展。