利用CFD获取超声流量计截面速度分布

 通过CFD技术在超声波流量计设计过程中的引入,为流量系数的获取提供了新的途径.通过对特定管道的理论计算表明,采用CFD技术获取的管道内部流型完全可以与试验数据吻合,有助于超声波流量计应用场合流量系数曲线的获取及其精度的保证.     

智能烧结炉温度控制系统

针对烧结炉温度控制问题提出了一种简单实用的 Fuzzy PID控制方案 ,对智能烧结炉温度控制系统的构成和控制策略进行了详细的论述。并着重介绍了软件实现方法。实际应用表明 ,此控制方案具有速度快、精确度高、稳定可靠等特点     

电脑提花圆机图案的设计与开发

应用当前景流行的图形设计软件Coredraw9.0和Photoshop5.0，设计针织面料T恤花型，进一步利用SCC4F-548型电脑提花圆机相配套的图形设计软件Aupaint处理，生成提花花型图案，为夏季T恤花型图案设计提供了一条简便快捷的设计方法和新的设计思路。     

抽水蓄能电站运行方式和电网经济效益分析

用计算机模拟法建立模拟模型，对选定的系统进行生产模拟，统计计算出电网系统投入不同抽水蓄能容量时所发生的系统运行总燃料费用（包括抽水蓄能电站的抽水费）和系统的负荷缺电力时间概率（LOLP）等指标。通过对计算结果的分析，得出不同系统在投入不同容量抽水蓄能机组和采取不同运行方式的情况下，其运行总燃料费用的边际成本和LOLP的边际值的变化规律，并且对电网的经济效益进行合理分析。从而为抽水蓄能电站的规划和投资建设提供理论依据，推动抽水蓄能电站的发展，促使我国电源结构趋向合理。     

浅析嵌入式电脑及其发展趋势

主要介绍嵌入式电脑的构成特点、应用与发展前景。     

网络安全隔离技术浅析

介绍建设行政主管部门信息网络安全现状及其解决方案     

高炮火控系统滤波器的设计

对目前高炮火力控制系统目标滤波与预测进行了分析与研究．在此基础上结合工程实际设计了一种α-β滤波器．该滤波器的原理是把在连续系统中频率域的要求和在离散系统中Z域的要求转换成时域中在典型信号激励下的时间响应的特征值的要求．从而在时间域中以特征值的要求进行综合．再把综合的结果转换回Z域中．最终得到所确定的α-β滤波器．文中给出了α-β滤波器的Z传递函数．分析了α-β滤波器参数的确定．对α-β滤波器的静态误差进行了研究．对设计方案进行了计算机仿真和实际应用．     

A VLSI architecture for a half-edge-based corner detector

Corner detection is a low-level feature detection operator that is of great use in image processing applications, for example, optical flow and structure from motion by image correspondence. The detection of corners is a computationally intensive operation. Past implementations of corner detection techniques have been restricted to software. In this paper we propose an efficient very large-scale integration (VLSI) architecture for detection of corners in images. The corner detection technique is based on the half-edge concept and the first directional derivative of Gaussian. Apart from the location of the corner points, the algorithm also computes the corner orientation and the corner angle and outputs the edge map of the image. The symmetrical properties of the masks are utilized to reduce the number of convolutions effectively, from eight to two. Therefore, the number of multiplications required per pixel is reduced from 1800 to 392. Thus, the proposed architecture yields a speed-up factor of 4.6 over conventional convolution architectures. The architecture uses the principles of pipelining and parallelism and can be implemented in VLSI.