机器人控制器片上系统的硬件加速

为了实现机器人控制器控制功能的实时性,借助片上系统平台,利用其中的硬件和DSP模块提升运算速度,通过可配置指令实现快速运算,借助合理的逻辑单元及资源分配突破运算瓶颈,实现了机器人控制器的相关算法。结果表明,利用片上系统,结合以上硬件加速的措施,实现的控制器具有良好的实时性。     

基于总线共享架构的片上多处理器系统性能探索

采用SystemC建立了一个基于共享总线的MPSoC仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通讯比、高计算/通讯比和非独立任务),对系统性能进行了详细的调研。实验结果显示:处理器数≤6时,总线架构MPSoC体现出很高的效率,而处理器数=16几乎达到了总线架构MPSoC适用规模的极限;计算/通讯比对性能和规模有重要影响;流水线方案能略微缓解通讯状况。建议:处理器数≤6时,推荐采用总线方案;6<处理器数≤16时,总线方案是否合适由任务计算/通讯比决定;处理器数>16时,需要采用更高级的通讯方案。     

对京广线第六次提速中路基加固的浅析

针对铁道部提出的京广线第六次提出的速度目标值部分段250 km/h,结合沿线既有设备情况和目前施行的规范标准,对本次提速中所涉及的路基加固进行了分析和数据计算,为以后的客运专线和高速铁路建设提供必要的基础数据。     

一个调度Fork-Join任务图的最优算法

Fork-Join任务图是一种并行处理的基本结构.虽然许多算法在任务满足某些条件时能产生最优调度,但往往没有考虑节省处理器个数和减少任务集的总完成时间,从而降低算法的加速比和效率.因此,提出一种基于任务复制的平衡调度算法,其时间复杂度为O(vq+vlogv),v和q分别表示任务集中任务的个数和使用的处理器个数.通过分析已用处理器的负载和空闲时间段,把任务尽量分配到已用的处理器上以均衡负载,从而提高其利用率.实验结果表明,该算法的加速比和总体效率优于其他算法.因此,该算法对于高性能应用程序的调度是一个较好的选择.     

基于改进连续时间动态系统的模拟SAT求解器

针对布尔可满足性问题的高效求解进行了研究。首先,通过对k-SAT问题和基于耦合常微分方程形式的确定性连续时间动态系统的分析,提出了一种基于时延信息形式的改进连续时间动态系统方程,以保持集中搜索特性;然后,提出了实现该系统方程的三个主要组件即信号动态电路、辅助变量电路和数字验证电路的模拟设计。在信号动态电路的设计中,设计了一种获得更高性能、更小面积和更低功耗的模拟硬件形式;在提出的辅助变量电路和数字验证电路的模拟硬件设计中,实现了避免梯度下降搜索陷入无解和确定给定问题的解是否已经找到的目标;同时提出了降低面积和功耗的可替代辅助变量电路的两种设计方案。仿真实验结果表明,提出的新的模拟SAT求解器不仅是有效的,而且相比于单一软件算法实现的SAT求解器和其他硬件类SAT求解器具有更高的加速性能和更低的功耗。     

SM4国密算法的异构可重构计算系统研究

随着互联网的数据量呈爆炸式增长,以纯软件方式运行的SM4算法速度慢、CPU占用率高,而基于Verilog/VHDL实现的现场可编程门阵列或专用集成电路存在灵活性差、升级维护困难等问题。为了解决上述问题,提出了一种SM4国密算法的异构可重构计算系统的设计方案,采用高层次综合和异构可重构技术,通过优化数据内存分配与传输、优化循环、矢量化内核以及增加计算单元等方式,设计了SM4算法电子密码本模式和计数器模式的定制计算架构,并将该系统部署在FPGA异构平台。实验结果表明：SM4-ECB和SM4-CTR两种主流工作模式的定制计算架构在Intel Stratix 10 GX2800上,吞吐率分别达到109.48 Gbps和63.73 Gbps,是Intel Xeon E5-2650 V2 CPU上对应模式吞吐率的232.63倍和141.62倍。以此核心模块(包含数据输入、加解密、输出)的整体异构可重构计算系统的性能也分别达到了纯软件方式的4.90倍和3.56倍。该方案不仅实现了针对特定模式进行定制加速,而且可以通过硬件重构灵活支持不同的计算模式,兼顾了系统的灵活性和高效性。     

一种暂态稳定并行仿真的改进算法及其加速比分析

提出了一种基于因子路径树网络划分的暂态稳定空间并行仿真的改进算法。采用新的网络划分性能评价指标、任务划分后续调整策略进行任务划分,使各处理器间计算负荷的分配更为合理;同时,还提出了该算法在理想状况下加速比的计算公式,分析了影响并行仿真计算效率的各个因素,并以某3872节点系统为例介绍了一种估计实现最大加速比所需处理器数目的方法。在Cluster1350集群系统上的算例表明,所提改进算法提高了仿真效率。     

Parallel bandwidth characteristics calculations for thin avalanche photodiodes on a SGI Origin 2000 supercomputer

An important factor for high‐speed optical communication is the availability of ultrafast and low‐noise photodetectors. Among the semiconductor photodetectors that are commonly used in today's long‐haul and metro‐area fiber‐optic systems, avalanche photodiodes (APDs) are often preferred over p‐i‐n photodiodes due to their internal gain, which significantly improves the receiver sensitivity and alleviates the need for optical pre‐amplification. Unfortunately, the random nature of the very process of carrier impact ionization, which generates the gain, is inherently noisy and results in fluctuations not only in the gain but also in the time response. Recently, a theory characterizing the autocorrelation function of APDs has been developed by us which incorporates the dead‐space effect, an effect that is very significant in thin, high‐performance APDs. The research extends the time‐domain analysis of the dead‐space multiplication model to compute the autocorrelation function of the APD impulse response. However, the computation requires a large amount of memory space and is very time consuming. In this research, we describe our experiences in parallelizing the code in MPI and OpenMP using CAPTools. Several array partitioning schemes and scheduling policies are implemented and tested. Our results show that the code is scalable up to 64 processors on a SGI Origin 2000 machine and has small average errors. Copyright © 2004 John Wiley & Sons, Ltd.     

基于PVM的网络并行子结构共轭梯度法

网络并行环境是近年来国际上并行环境的一个重要方向,ＰＶＭ是当前最流行的支持异构或同构型网络并行计算的软件平台之一。本文采用子结构共轭梯度法研究了基于ＰＶＭ的网络并行有限元,该方法将有限元网格划分为ｎ个子结构,再将ｎ个子结构的数据分送给网上ｎ台可用微机,ｎ台微机并行形成和组集ｎ个子结构的劲度矩阵和荷载列阵,然后采用预条件共轭梯度法并行求解结点位移,最后ｎ台微机并行对ｎ个子结构进行应变和应力分析。该方法不需形成结构的总体劲度矩阵和荷载列阵,可同时迭代求出所有结点位移,且比一般的迭代法收敛要快。算例表明此种并行子结构共轭梯度法在网络上能获得较高的并行加速比。     

一种FPGA配置数据压缩算法的参数选择方法

随着现场可编程门阵列 (FPGA) 配置数据规模的显著增加,片外配置存储的低带宽成为了运行时可重构系统配置的瓶颈.考虑片外配置存储和片上配置接口对配置数据流传输速度的双重限制,建立了配置压缩系统的配置加速比模型,并实现了一种基于 LZSS 算法的压缩和解压系统.实验结果表明:配置加速比高的压缩算法相对压缩率高的算法能够...