排序方式: 共有76条查询结果,搜索用时 0 毫秒
21.
22.
基于CPLD的柴油机高压共轨控制系统硬件的开发 总被引:2,自引:0,他引:2
主要介绍了基于CPLD的柴油机高压共轨燃油控制系统的硬件开发。其中用到CPLD器件MAX7000S系列的EPM7128SLC84—6来对硬件电路的逻辑部分进行集成开发,使得电路板体积紧凑,模块化强,增强了硬件电路板的抗干扰能力,在调试中易于随时更改。用verilong HDL语言对所需实现的硬件功能进行编程、调试、仿真,最后固化到器件上实现原电路板中相应的逻辑功能。 相似文献
23.
在实时图像处理系统中数据存储和共享是一项关键技术.SDRAM凭借其大容量、高数据传输速率和低成本优势,正在广泛的被应用于实时图像处理系统中,为此,提出了一种基于FPGA技术的具有两个独立读写端口的SDRAM控制器方案.详细介绍了SDRAM控制器的模块构成、实现过程及其仿真结果,控制器是采用Verilog HDL实现的.通过仿真测试和硬件实验说明设计方案可行,可应用于实时信号的采集和处理系统中. 相似文献
24.
介绍通过网络来播放数字电视和模拟电视的用户接收终端的解决方案。该方案基于Micronas的信道解调器和MPEG压缩编码芯片,可以支持NTSC、PAL、ATSC、QAM、DVB-T等模拟和数字多制式电视标准,以及Composite、S-Video、YPbPr等模拟视频信号,LR左右声道音频信号输入,通过以太网口或者PCI无线网卡与网络相连,将流媒体传输到网络上并由用户终端PC机解码播放。 相似文献
25.
26.
调试系统的设计和验证是多核SoC设计中的重要环节。基于某双核SoC的设计,提出一个片上硬件调试构架,利用FPGA构建该调试系统的硬件验证平台。双核SoC调试系统验证平台利用System Verilog DPI,将RealView调试器、Keil C51及目标芯片的验证testbench集成在一起,实现了双核SoC调试系统的RTL级调试验证。利用该平台,在RTL仿真验证阶段可方便地对ARM和8051核构成的双核SoC进行调试,解决仿真中出现的问题,从而有效缩短设计周期,并提高验证效率。该双核SoC调试系统验证平台的实现对其他系统芯片设计具有一定的参考价值。 相似文献
27.
文中以给出的一个状态机为例,然后用异步时序状态机的设计方法得到最终的电路,最后用Verilog语言描述其电路并在modelsim上进行逻辑测试,测试结果表明所设计的电路是正确的。 相似文献
28.
29.
基于Verilog HDL的有限状态机设计与描述 总被引:1,自引:0,他引:1
有限状态机(FSM)是逻辑设计的重要内容,稍大一点的逻辑设计都存在FSM.介绍了采用Verilog HDL实现有限状态机的几种不同编码方式和描述风格,并从稳定性、可读性、速度和面积等方面比较了不同实现方式的利弊.最后,以简单序列检测器为例实现了可综合的FSM描述,并分析了其采用不同描述风格所得的综合结果. 相似文献
30.
WMA是微软公司提出的一种音频标准,其压缩率达到MP3格式的2倍,而且高频保存的效果超越MP3。重点阐述WMA软硬件设计方法,简单介绍WMA解码流程,由于纯软件WMA解码需要的CPU负荷太高,而且功耗比较大,不适合便携式播放,采用ARM7加硬件的模式,整个系统工作频率为60MHz,软件部分完成格式解析和解码过程控制,硬件部分完成比特读取、游程解码和DCT-IV部分的计算,硬件采用门控时钟的方法来减低功耗。采用该软硬件协调的实现方法,不仅能够解决功耗和解码兼容性的问题,而且能达到根据不同用户需求来修改应用程序的目的。 相似文献