基于CPLD的通用PCI扩展总线桥设计

阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,并给出了PCI扩展总线桥的仿真时序图.     

USB中的CRC校验原理及其Verilog HDL语言实现

在数据和控制信息中加上循环冗余码是通用串行总线（USB）协议中一个重要的错误检测措施。接收端通过进行循环冗余校验（CRC），可以检测包在传输过程中是否发生损坏。硬件描述语言Verilog HDL常用于数字电子系统性设计，设计者可用它进行各种级别的逻辑设计。介绍了循环冗余码基本原理、USB协议中的循环冗余校验以及CRC校验的串、并行设计和Verilog HDL代码实现。     

基于Verilog HDL的可综合有限状态机设计

Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。     

模拟红外焦平面探测器读出时序的系统设计

高精度红外焦平面探测器的昂贵价格在一定程度上限制了红外导引系统的开发与应用,然而低成本的焦平面探测器读出时序的模拟系统为红外导引系统的开发带来了新的契机.文中提出了一种适合于工程应用的焦平面探测器读出时序的模拟系统的结构与方案,并给出了仿真分析和实验数据.应用表明,该系统提高了红外导引系统的开发速度和可靠性,降低了研制成本.     

一种基于格雷码的异步FIFO设计与实现

介绍了FPGA在实现异步FIFO及其在跨时钟域逻辑设计中的应用,并利用Gray码作异步FIFO指针的方法。该FIFO实现方案与使用传统方案相比,避免了亚稳态的出现,性能更稳定。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的仿真及综合结果。     

基于FPGA的TCP／IP协议的实现

FPGA由于具有速度快、功耗低、通用性强等优点,在复杂系统设计中得到了广泛的应用。本文将介绍一种基于FPGA的TCP／IP协议实现方案。     

JPEG2000中位平面编码的存储优化方案设计和实现

JPEG2000的位平面编码运算开销很大,是编码器提高速度的瓶颈。为了使JPEG2000能用于实时图像处理,本文设计了存储优化的硬件实现方案,设计以verilog语言描述,通过了功能仿真和逻辑综合,最终实现的IP核能在0.1s完成512×512的灰度图像的编码。     

基于FPGA的新型测试数据采录仪的电子设计

针对汽车的设计定型测试,设计一款新型数据采录仪;除精度、采集频率、数据容量等常规性能指标外,为满足体积微型化、数据保密性、零延时启动数据采集等特殊设计要求,选择ACTEL公司基于FLASH的模数信号混合处理FPGA芯片为控制单元,以Verilog HDL语言开发代码;设计结果表明,该新型数据采录仪不但满足了以上各项设计要求,运行稳定可靠,且易于升级和扩展采集能力,具有一定的实用性和推广价值。     

基于Altera Stratix的LDPC编译码器的工程实现

实现了一种相对高效的低密度校验码的编码方法,这种基于循环移位矩阵的准循环低密度校验码的设计方法既有较好的性能又有实际应用中可接受的编码复杂度。同时实现了一种高性能、低复杂度的软判决译码算法。这种译码算法较常用的硬判决译码算法性能出色,同时较一般的迭代译码算法的收敛速度快,并且可以部分并行译码,需要的存储量很小,能够大幅度降低低密度校验译码的硬件实现复杂度,具有很大的工程应用价值。     

LTE物理上行共享信道中FFT算法分析与FPGA实现

快速傅里叶变换FFT作为数字信号处理的核心技术之一,使离散傅里叶变换的运算时间缩短了几个数量级,并在LTE中有重要的应用。现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件。本文主要研究如何利用FPGA实现FFT算法,包括算法选取、算法验证、系统结构设计、FPGA实现和测试整个流程。设计采用Good-Thomas算法,利用Verilog HDL描述的方式实现了不定点FFT系统,并以FPGA芯片virtex4为硬件平台,进行了仿真、综合、板级验证等工作。仿真结果表明其计算结果达到了一定的精度,运算速度可以满足一般实时信号处理的要求。