SPI串行总线接口的Verilog实现

集成电路设计越来越向系统级的方向发展，并且越来越强调模块化的设计。SPI（Serial Peripheral Bus）总线是Motorola公司提出的一个同步串行外设接口，容许CPU与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点，介绍了其4务信号线，SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款802．11b芯片中的位置，及该接口作为基带和射频的通讯接口所完成的功能，并给出了用硬件描述语言Verilog HDL实现该接口的部分程序。该实现已经在Modelsim中完成了仿真，并经过了FPGA验证，最后给出了仿真和验证的结果。     

基于FPGA的高速长线阵CCD驱动电路

高速长线阵CCD相机主要用于航天推扫系统等高速图像数据的采集。本文以DALSA公司生产的IL-P4线阵CCD为例,研究了一种基于FPGA的高速线阵CCD驱动电路的设计方法,首先,分析了线阵CCD的基本结构和工作原理,并阐述了IL-P4驱动信号的时序要求。在ISE 13.4开发系统上,运用Verilog描述的分频器,设计了基于Xilinx公司的Spartan 3E平台的驱动电路。最后,采用ISIM软件进行仿真,并用示波器测试出FPGA输出的驱动脉冲。仿真和实验结果表明,FPGA输出结果完全符合IL-P4的高速驱动信号时序要求。本研究对长线阵高速CCD驱动电路的设计与实现具有较好的参考价值。     

基于FPGA的UART设计与实现

为适应通信系统的全数字自动化控制和硬件逐渐向软件化发展的趋势,提出了一种基于FPGA(现场可编程逻辑门阵列)的UART设计与实现方案。整个UART模块采用Verilog HDL硬件描述语言进行编写,其中接收和发送模块采用有限状态机来完成,并在ISE环境下进行综合建模仿真,给出各个子模块和总模块的仿真时序图以及综合生成的RTL图。同时利用Xilinx公司的FPGA开发板对程序进行下载运行调试,结果表明整个UART模块运行稳定可靠,较好地实现了数据之间的并行和串行转换,达到了预期的设计要求。     

基于FPGA的面阵CCD驱动电路的设计

详细阐述了用于紫外临边成像光谱仪相机系统的e2v CCD57-10的工作参数和时序分析,着重介绍了基于FPGA来设计产生面阵e2v CCD57-10芯片的复杂驱动时序和整个CCD相机的电子系统控制逻辑时序.使用结果表明:该硬件电路结构简单、成本低廉、可靠性高、功耗较低、并满足了工程项目的小型化要求.     

PRESENT密码硬件语言实现及其优化研究

PRESENT密码算法是2007年提出来的一种轻量级分组密码算法,适合于物联网环境下的安全加密.研究了PRES-ENT密码算法结构,在原算法结构基础上优化了密钥扩展的实现方法,把密钥扩展不在原算法图的右边实现,而是放入轮运算中.在硬件实现上,31轮重复运算只实现一次,采用31次调用完成,从而可以大幅节约PRESENT密码实现面积.最后,对PRESENT密码的各核心模块进行了Verilog HDL实现,并分模块进行了测试数据验证.经FPGA综合下载后,实验结果表明优化的PRESENT密码硬件语言实现正确,面积相对原始算法更少.     

基于FPGA的Contbus控制器的设计与实现

硬件描述语言因其所特有的灵活性在硬件系统中起到越来越重要的作用。文中介绍了一种通过Verilog硬件描述语言设计Contbus总线接口控制器的方法,通过在ModelSim SE PLUS 6．0上运行测试程序模块,得到理想的仿真数据波形。最后搭建实际的FPGA硬件环境,证明设计正确,控制器工作正常。     

基于微热板的加热控温集成电路设计

根据实验室中已存在的一款大功率微热板CQ1,提出基于PWM方式控温的电路设计。根据CQ1的热学特性建立电学模型,实现微热板在Cadence软件中的仿真模拟,利用Verilog-A语言来描述微热板,该模型可以直接被Spectre读取和仿真。再基于PWM的方式来实现对微热板的控温电路设计,提出了如何根据功耗和电流的关系来计算最小测试电流的方法,同时对温控电路做了优化和改进。     

基于CPLD的高速数据采集系统控制模块的设计与实现

采用EDA技术,通过硬件实现对数据采集系统的控制,从而提高速度和可靠性.这一方法对控制逻辑的设计具有普遍意义.采用HDL Verilog和CPLD完成了对高速数据采集系统及数据存储控制逻辑的设计.仿真验证结果表明,其控制模块的采样周期达到0.4μs,设计完全满足系统控制的要求.     

基于FPGA的异步FIR滤波器接口电路设计

介绍了基于四相单轨握手协议的异步FIR滤波器接口电路的设计。分析了异步接口电路互联模型及原理,提出了一种基于存储器和状态机实现异步握手接口电路的全新方案,实现了FIR滤波器功能和异步接口控制功能。对设计进行了波形仿真及结果分析,验证了设计方案的可行性。     

基于层次化事件队列的赋值操作应用

随着ASIC、SoC和FPGA在工业生产和科研工作中的广泛应用, 作为硬件描述语言的Verilog HDL已成为实现集成电路设计的重要方式, 而设计师对其中赋值操作的错误使用, 也导致了部分设计的不正确。因此, 对于Verilog HDL中赋值操作的深入了解也成为解决设计中隐藏问题的瓶颈。基于层次化事件队列, 对设计中经常遇到的赋值操作问题进行了深入剖析, 并结合工作实际给出了避免设计中竞争问题出现的方法。