MMC/SD卡控制器和仿真模型

文中介绍基于ARM9处理器核的系统级芯片中MMC/SD卡控制器的设计,该设计同时支持MMC卡和SD卡,经过前端的RTL编码,仿真验证,后端设计,最终采用TSMC的0.18微米工艺流片,控制器模块的最高工作时钟频率达到SD卡标准要求的25MHz.开发的用于功能验证的MMC/SD卡仿真模型支持最新的MMC 3.1和SD记忆卡1.0标准.     

3/4可变分频的软硬件实现

该文介绍了AV3629时钟基准模块中3/4可变分频的电路设计,并应用硬件描述语言verilog对此电路编程实现,通过QuertiisⅡ开发平台进行仿真验证,展示了多样化的设计方式.     

基于FPGA的异步FIR滤波器接口电路设计

介绍了基于四相单轨握手协议的异步FIR滤波器接口电路的设计。分析了异步接口电路互联模型及原理,提出了一种基于存储器和状态机实现异步握手接口电路的全新方案,实现了FIR滤波器功能和异步接口控制功能。对设计进行了波形仿真及结果分析,验证了设计方案的可行性。     

基于Verilog的RISC MCU中断系统的设计与验证

详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构,含4个中断源,2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试,完成功能与时序的仿真与验证。     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机（UART）异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列（FPGA）上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化（EDA）技术中发挥重要作用.     

Xilinx PCI-Express核总线接口设计与实现

介绍了基于PCI-Express总线的DMA硬件设计,并运用硬件描述语言Verilog HDL对其实现。使用Xilinx公司Virtex-5系列FPGA对该设计进行了验证。结果表明,该设计能满足实际应用对可读性、可靠性及高效性的要求。