方位-多普勒频率合成TMA的可测性分析

应用了非线性系统可测性理论对方位频率TMA的可测性进行了分析.结果表明,三维情况下在方位角和高低角的变化率满足不全为零条件时,载机不必做机动就可以实现可测.     

低功耗ASIC设计技术

当前，ASIC设计的门数越来越多，芯片主频越来越高，导致ASIC的功耗越来越大。从而引起了一系列的问题，如封装、散热、成本和可靠性。由于芯片的功耗正比于芯片工作电压的平方，所以选用低电压工艺是一个很有效的解决途径。而我们现在讨论是在给定工艺条件下如何设计一     

高频锁相环的可测性设计

文章针对一款应用于大规模数字集成电路的CMOS高频锁相环进行了可测性设计,详细讨论了最高输出频率、输出频率范围和锁定时间等参数的测试.分别给出了边界扫描测试和分频器测试两种测试方案,并对两种方案进行了比较,指出了各自的适用范围.对于选用的边界扫描方法,给出了详尽的测试电路图,并进行了电路仿真,仿真结果表明该方法有效可行.     

基于门控时钟的寄存器传输级功耗优化

随着深亚微米技术的发展,功耗已经成为现代超大规模集成电路设计中的一个主要设计约束。采用插入门控时钟这一技术对芯片的功耗进行优化,针对插入门控时钟造成的可测性、时序等方面的问题进行详细分析,得到相应的解决办法。最后,使用SMIC的0.25μmCMOS工艺库,并用Synopsys的powercomplier进行功耗优化,可以达到很好的效果。     

基于JTAG的电路板可测性设计分析技术

电路板的可测性和设计复杂性是一对矛盾,由此提出了基于网络表文件的可测性设计优化算法,可在改善电路板测试性的同时,最大限度地降低电路板的设计复杂性.该算法用Matlab来实现,通过对电路板网络表文件的数学分析,确定用最少的边界扫描器件实现对电路网络的一个最大覆盖,从而改善电路板的测试性,大幅度提高电路板的测试覆盖率.最后,利用算法对某电路板进行了可测性分析,试验表明对器件进行了有效的定位,从而为设计工程师进行可测性设计提供了参考和方向.     

CPU小系统故障定位方法

嵌入式系统设计中,CPU小系统的可靠运行是首要目标。当小系统出现故障时,准确定位故障源非常关键,能大大降低维护成本。传统设计方法中,较少考虑系统可测性的需求,故障定位效率低。文章提出了一种CPU小系统故障定位方法。通过在CPLD的逻辑设计中增加对CPU小系统关键信号的检测。并在Bootrom软件中增加相应模块的测试功能。实现了在系统启动过程中对各种潜在故障点的检测,满足快速定位故障源的要求。     

一种被动TMA的可测性问题分析

本文讨论了声纳被动定位中,一般非线性动态系统在基于目标方位测量情形下ＴＭＡ的可测性问题。虽然这是个非线性系统,结果证明它是一个可测的动态系统。     

面向先进集成电路设计的新版Talus Design

面向先进集成电路的全芯片综合产品Talus Design的最新版本正式面市。新版Talus Design包括了一个增强的时序优化引擎、改善的内存使用效率以及先进的生产率改进,例如,创新性可用性、更为灵活的先进脚本语言以及领先的第三方可测性设计（DFT）产品支持。