排序方式: 共有41条查询结果,搜索用时 15 毫秒
1.
距离拖引干扰(RGPO)是现代电子战中干扰末制导雷达距离跟踪系统的一种常用方法.在研制某末制导雷达自动测试系统的过程中,为全面测试雷达的抗干扰能力,迫切需要研制出相应的距离拖引干扰模拟器.本文阐述了距离拖引干扰的基本理论,提出了一种基于VXI总线的距离拖引干扰模拟器的设计方案,该方案采用数字信号处理器(DSP)技术、可编程逻辑器件(CPLD)技术、直接数字频率合成(DDS)技术,实现了距离拖引干扰模拟器的小型化,具有实现简单、控制灵活、可靠性高等特点.经实验验证,该模拟器各项功能指标满足测试雷达性能的要求. 相似文献
2.
随着电子商务的迅速发展,网络交易安全越来越收到重视,一旦用户帐号和密码被非法窃取,将蒙受巨大损失.本文介绍了一种基于支持向量机(Support Vector Machines,SVM)的方法对密码输入过程中键盘敲击频率等特征进行识别,以此判断密码输入者的身份.实验表明这种方法可以比较有效地检测异常密码输入. 相似文献
3.
基于遗传算法和支持向量机的特征子集选择方法 总被引:16,自引:2,他引:16
在模式分类系统中,往往需要从大量的特征中选择最优的特征子集,人工选择特征的方法往往费时费力,本文采用遗传算法(GA)对支持向量机进行封装的方法选择特征子集。首先使用遗传算法随机产生若干特征子集,通过选择、交叉和变异操作产生新的特征子集,经过若干代之后,得到最优的特征子集。在遗传算法中最重要的是适应度的确定,本文用支持向量机(SVM)作为分类器,为了避免出现“过拟和”,把特征子集的5阶交叉验证分类准确率和特征数量的联合函数作为适应度函数。对UCI机器学习库中SONAR和LED数据集进行实验,结果表明本方法可以有效滤除无关特征并提高分类准确率。 相似文献
4.
由于高速数据采集系统中数据传输的高速性,系统后端需要保证高速的数据存储速度。在基于 NAND Flash的存储系统中,提出了一种以页为单元跳过和替换坏块的 NAND Flash坏块管理方法。与传统的以块为单位处理坏块的方法不同,此方法保证了不会因为坏块的出现而大幅降低写入速度,提高了 Flash 存储资源的利用率,并且降低了缓存资源的占用。此设计应用在一个基于 FPGA 的高速数据采集系统中,测试表明该方法能够正确处理NAND Flash的相关坏块问题,在坏块出现时使存储的瞬时速度几乎保持不变,并且具有较高的稳定性。 相似文献
5.
基于IEEE 1500标准的IP核测试壳设计 总被引:7,自引:3,他引:4
随着集成电路规模的不断扩大,基于IP核复用的SOC设计技术被广泛应用,但是由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难。IEEE1500标准设立的目标是标准化IP核提供商与用户之间的测试接口,简化核测试信息的复用。本文在研究IEEE1500标准的硬件结构基础上,讨论了1500的测试指令集,然后以基准电路集ISCAS89中的s349时序电路为例,对其进行全扫描设计之后,详细说明了基于IEEE1500标准的IP核测试壳各部分的设计过程,最后通过仿真实验,验证了在不同测试指令和故障模式下,测试壳的有效性。 相似文献
6.
针对Q195L钢现有生产工艺进行优化,改变生产工艺流程,取消LF精炼操作,调整原顶渣、转炉炉后进行钙处理等操作,改变单一铝铁脱氧操作,形成硅铁预脱氧加铝铁深脱氧的复合脱氧模式。工艺优化后在保证产品性能的前提下,降低Q195L钢生产成本约11.56元/t。 相似文献
7.
测试封装是实现SOC内部IP核可测性和可控性的关键,而扫描单元是测试封装最重要的组成部分.然而传统的测试封装扫描单元在应用于层次化SOCs测试时存在很多缺点,无法保证内部IP核的完全并行测试,并且在测试的安全性,功耗等方面表现出很大问题.本文提出一种改进的层次化SOCs测试封装扫描单元结构,能够有效解决上述问题,该结构的主要思想是对现有的扫描单元进行改进,实现并行测试的同时,通过在适当的位置增加一个传输门,阻止无序的数据在非测试时段进入IP核,使得IP核处于休眠状态,保证了测试的安全性,实现了测试时的低功耗.最后将这种方法应用在一个工业上的层次化SOCs,实验分析表明,改进的测试封装扫描单元比现有扫描单元在增加较小硬件开销的前提下,在并行测试、低功耗、测试安全性和测试覆盖率方面有着明显的优势. 相似文献
8.
遥感卫星数传分系统主要负责对地传输星上有效载荷采集的数据.在没有星上有效载荷的情况下,为满足数传分系统在地面上的调试和测试需求,研究并设计了一种高速载荷数据模拟源,能够模拟输出4个通道的Ka波段最高300 Mbps的连续数据流.设计以片内集成了PCIe硬核的Virtex-5系列的FPGA为核心控制器件,外围电路采用16片容量为8 GB的非易失性NAND Flash作为高速数据缓冲单元,通过LVDS接口输出24路信号.实际应用表明,该高速载荷数据模拟源具有很好的通用性和灵活性,能够满足遥感卫星数传分系统的地面调试和测试要求. 相似文献
9.
基于DSP和FPGA的通用数字信号处理系统设计 总被引:1,自引:0,他引:1
随着电子设备结构和功能的日益复杂,对其内部使用的数字信号处理系统在体积和功耗方面提出了更高的要求。结合以上背景,设计了一种体积小、功耗低的通用数字信号处理系统。该系统利用DSP配合FPGA为硬件架构,以TMS320VC5509A DSP为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,并可实现频谱分析、数字滤波器等数字信号处理算法。硬件调试结果表明,该系统满足设计要求,可应用于实际工程和课堂教学等多个领域。 相似文献
10.