排序方式: 共有26条查询结果,搜索用时 15 毫秒
1.
基于多FPGA的NoC多核处理器验证平台设计 总被引:1,自引:0,他引:1
为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6-550T FPGA的NoC多核处理器原型芯片设计/验证平台.分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述.描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性. 相似文献
2.
用户可重构系统芯片-U-SoC 总被引:2,自引:0,他引:2
随着深亚微米技术(DSM)的不断发展,完全专用的系统芯片(SoC)已经面临新的问题和挑战.本文在研究硅技术发展趋势、硅产品特征循环规律以及硅产业结构演变规律的基础上,提出了一种具有一定"通用"性的用户可重构系统芯片(UserreconfigurableSoC,简称U-SoC),它通过用户重构功能降低新产品的开发成本,缩短上市周期,提高设计效率,从而增强了SoC的适应性和灵活性.研究U-SoC设计方法,对于加速我国微电子产业的发展进程,实现跨越式发展有重要作用. 相似文献
3.
4.
本文提出了一种适用于双通道路由器构建的片上网络系统的网络接口.该网络接口集成IP核一侧采用AMBA协议,网络一侧同时兼容3种片上通信协议以适应不同的NoC应用环境.在该设计中微码控制器通过加载并执行微程序控制整个接口的工作流程,这种可编程的设计使得该网络接口具有一定的灵活性.独立双通道的设计可以同时进行网络包的发送和接收,保证了片上通信效率.实验结果表明,该网络接口资源消耗少,响应延迟低. 相似文献
5.
H.264视频压缩快速运动估计算法UMHexagons改进 总被引:1,自引:0,他引:1
为了提升H.264编码器中运动估计UMHexagonS(unsymmetrical cross hexagon grid search)算法的效率,在深入研究算法的基础上对其做了改进.引入了一种新的早期结束搜索阈值,根据初始预测向量偏置性对粗搜索阶段的混合模板进行了区域划分和改进,针对不同大小的宏块应用不同的搜索模板,以上优化降低了运动估计算法的复杂度,极大的节省了运动估计时间.通过不同运动类型的视频序列测试实验表明,改进的算法与原算法相比,运动估计时间平均节省了17.93%,同时保持相近的码率和图像质量,总体提高了编码器的性能. 相似文献
6.
7.
文中针对USB 2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC 0.18μn 1P6M 3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该收发器能够在480Mb/s的数据速率下按USB2.0规范要求发送和接收数据. 相似文献
8.
本文首先介绍了查表算法和Cordic算法原理,在这两种算法基础上,用Verilog HDL语言对32位定点数的正余弦函数进行了编程设计,结合仿真综合结果,对这两种方法从运算精度,运算速度和占用硬件资源几方面进行了分析.进而采用不经过浮点定点转换,直接在Cordic算法改进的基础上实现32位浮点数的正余弦函数FPGA设计.最后,对这三种实现方法进行了综合评价. 相似文献
9.
10.