可复用微处理器片上调试功能的设计与实现

为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事件的统计等片上调试功能.该方法已在自主研发的SuperV_EF01 DSP上实现.在CMOS 90 nm 工艺下的综合结果表明,新增的片上调试功能不影响SuperV_EF01 DSP的关键路径时序,而芯片总面积仅增加了3.87％.     

一种可配置的Cache/SRAM存储器的设计

不同的应用对存储器结构有不同的需求:在运行控制任务时,需要Cache匹配速度差异;在处理数据流时,需要片内存储器提高访问带宽.本文设计了一种基于SRAM的可配置Cache/SRAM存储器,通过数据存储器独立寻址,控制和数据通路充分共享,实现了一个四路组相连、容量为16KB的Cache和容量为16KB的SRAM.综合结果表明,该设计与普通Cache相比,延时仅增加0.035%,门数增加1.06%.     

基于S3C4510的多网口相同IP 地址以太网数据传输系统设计

本文介绍了在一台主机多个网口要求有相同IP地址的特殊情况下,应用ARM7TDM内核处理器S3CA510B构建数据传输系统的方法,并简单介绍了嵌入式操作系统的搭建以及应用软件的设计.     

OSCA-CFAR在K分布杂波背景下的性能分析

本文证明了形状因子已知条件下有序统计平均（OSCA）恒虚警检测器在K分布杂波背景下具有恒虚警性能，分析了均匀K分布杂波背景和多目标情况下该检测器的性能，并与OS和OSGO-CFAR进行了比较，仿真结果表明OSCA在两种环境下均具有最好的检测性能。     

基于DFRFT水下动目标LFM回波检测算法

匹配滤波器作为高斯白噪声背景下线性调频信号的最优检测器,在水下声信号处理中得到了广泛的应用。根据匹配滤波器输出峰值位置可以获得目标距离的估计,但运动目标径向速度造成的回波和样本失配将导致匹配滤波器检测性能下降。利用分数阶傅里叶变换对线性调频信号的聚焦特性,提出了应用离散分数阶傅里叶变换的水下运动目标线性调频回波检测算法。仿真测试表明,该算法对于混响噪声背景下径向速度未知动目标的线性调频回波具有良好的检测性能。     

指令调度中推断和推测技术的研究

编译器提高程序并行性的主要障碍是：频繁的控制转移和模棱两可的内存访问。推断和推测是vliw处理器体系结构的新特点，为了消除分支或访存对指令级并行性识别的影响。指令调度是编译器挖掘程序指令级并行性的关键技术之一，本文论述了如何在指令调度中有效地利用推断和推测技术，提高程序的性能。     

GCC的流水冲突识别器和并行调度器

由于超长指令字处理器通常都有多级流水线和复杂的资源使用限制,如何准确地描述处理器的流水线模型,快速地判断是否存在资源冲突并不是个简单地任务。文章介绍GCC新引入的正则表达式语法的流水线描述机制。在将GCC移植到笔者所开发的SuperV芯片的过程中,利用该机制对SuperV芯片的流水线结构和资源使用限制进行详尽地描述,启动了GCC的指令级并行调度。通过并行调度,测试程序的性能提高了大约6%—35%。     

一种高性能的∑-ΔA/D转换器的设计

提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的Sigma Delta A/D转换器的设计方法.设计采用的是0.18μm CMOS混合工艺,模拟电路和数字电路的供电电压分别为3.3V和1.8V.该转换器的采样时钟速率最高可以达到64MHz,过采样率可以配置为32、16两种方式,当过采样率为32时,可达到115dB的无杂散动态范围和95dB的信噪比,总功耗约为200mW.     

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。     

VLIW处理器系统级验证平台的设计与实现

本文提出了一种新的VLIW处理器验证平台的实现方法。采用寄存器跟踪技术,建立了一个与RTL模型一致的抽象功能验证模型,基于VXI总线测试技术,实现了高度集成化的系统芯片验证平台,弥补了单一验证技术的不足,设计期功能仿真满足测试覆盖率的要求,并与板级功能测试仿真保持一致,充分证明了方法的有效性。