基于不相交乘积项的逻辑探测和拆分算法

 针对以往逻辑探测算法存在的不足,提出了一种基于不相交乘积项的逻辑探测和拆分算法.该算法通过将逻辑函数的乘积项转化为不相交乘积项,并结合不相交乘积项之间海明距关系将不相交乘积项拆分成互不相交的二部分,使之分别适合RM逻辑综合和布尔逻辑综合.通过对拆分结果分析,本文进一步提出了一种新的逻辑探测方法.实验结果表明,本文的判别结果能对电路综合过程中的逻辑选择提供一个良好的指导作用.     

基于同步电荷提取的高效多压电能俘获电路设计

本文提出了一种基于同步电荷提取的高效多压电能俘获电路(High Efficiency Multi-piezoelectric Energy Harvesting Circuit Based on Synchronous Electric Charge Extraction,EM-SECE).所提出的电路利用改进的正负峰...     

大函数ISFPRM面积优化方法

针对以往在ISFPRM优化过程中只能处理小规模电路的不足,提出了一种新的乘积项十进制表示和处理方法来实现大电路ISFPRM面积优化.具体包括：ISFPRM多位变量的十进制数表示,基于二进制插值的极性转换方法,以及基于整数的位运算遗传算法实现ISFPRM面积优化.提出的算法能有效地避免以往算法在处理输入较多的函数时效率低下甚至无法工作的情况,算法的性能用MCNC标准电路作为测试.实验结果表明,提出的算法可以处理输入变量个数为199个的大电路,算法的速度对待处理电路的变量数不敏感特点,引入不确定项后,电路面积优化明显.     

基于近似计算技术的FPRM电路面积优化

近似计算技术通过降低电路输出精度实现电路功耗、面积、速度等方面的优化.本文针对RM（Reed-Muller）逻辑中"异或"运算特点，提出了基于近似计算技术的适合FPRM逻辑的电路面积优化算法，包括基于不相交运算的RM逻辑错误率计算方法，及在错误率约束下，有利于面积优化的近似FPRM函数搜索方法等.优化算法用MCNC（Microelectronics Center of North Carolina）电路进行测试.实验结果表明，提出的算法可以处理输入变量个数为199个的大电路，在平均错误率为5.7%下，平均电路面积减少62.0%，并在实现面积优化的同时有利于实现电路的动态功耗的优化且对电路时延影响不大.     

基于模代数的真值向量计算及其在多值逻辑综合中的应用

本文提出了由函数的真值向量计算Ｒｅｅｄ－Ｍｕｌｌｅｒ展式的简捷方法，由此可判定函数能否线性分解或部分线性分解。用典型例子演示了其在多值逻辑综合中的应用，结果表明该方法行之有效。     

自供电的压电振动能与温差热电能融合采集电路设计

环境能量俘获中压电振动能和温差热电能的俘获电路设计已成为近几年研究的热点之一。但由于存在压电换能器和热电换能器输出的能量分别是交、直流形式而难以同时俘获,且热电换能器的开路电压通常要低于三极管的阈值电压而需要借助外部电源供电等问题,本文提出了一种自供电的混合式同步电荷提取HSP-SECE(Hybrid Self-Powered Synchronous Electric Charge Extraction)电路。所提出的HSP-SECE电路,通过压电电压峰值的检测,在其达到峰值时进行压电振动能和温差热电能的同步提取,实现两种能量的融合采集。仿真和实验测试表明,所提出的电路可以有效实现温差热电能和压电振动能的同步采集,与现有的电路相比,在俘获效率、自供电和负载相关性等方面,具有较为明显的优势和特色。     

基于时序特征的三值施密特电路设计原理

本文分析了三值施密特电路工作过程中的时序特征,并利用时序电路的设计方法,提出三值施密特电路的设计方案,ＰＳＰＩＣＥ模拟证明了所设计的电路具有正确的施密特电路特性。     

面向多级逻辑的低功耗有限状态机状态分配

状态分配在低功耗有限状态机设计中已经被证明是很有效的方法.该文针对有限状态机多级组合逻辑实现提出了一个新的成本函数,并利用整体退火遗传算法来进行状态码的搜索,通过减少电路的开关活动性和组合逻辑部分的面积来达到功耗的降低.对25个有限状态机标准测试电路进行面积和功耗的测试表明:与已发表的针对面积和功耗优化的算法相比,该文所提出的算法不但在功耗降低上具有较大的改进,在面积改善上也具有一定的优势.     

面向软模块的稳定固定边框布图规划算法

该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression, NPE)表示,提出一种基于形状曲线相加和插值技术的计算NPE最优布图的方法,并运用模拟退火(Simulation Annealing, SA)算法搜索最优解。为了求得满足固定边框的布图解,提出一种基于删除后插入(Insertion After Delete, IAD)算子的后布图优化方法。对8个GSRC和MCNC电路的实验结果表明,所提出算法在1%空白面积率的边框约束下的布图成功率接近100%,在总线长上较已有文献有较大改进,且在求解速度上较同类基于SA的算法有较大优势。     

基于切分结构的快速布图规划算法

分析了切分(Slicing)结构的布图产生空白面积的原因,提出了一种直观、快速的确定模块方向的方法,改进了正则波兰表达式的一个邻域构造算子,并采用模拟退火算法实现了Slicing结构布图规划。对MCNC和GSRC的标准电路进行了测试,结果表明所提出的算法在解决Slicing结构的布图规划方面是有效的。