一种快速位同步时钟提取方案及实现

本文比较了两种常用位同步提取电路的优缺点,在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路,并利用FPGA予以实现,同时给出了该电路的仿真试验波形图。     

宽带综合数据光同步网节点解串器的研究

为了保证网络传输的实时性、可靠性,在研究宽带综合数据光同步网络体系结构的基础上,提出了一种基于FPGA的宽带综合数据光同步网节点控制器的硬件结构设计。该系统主要采用FPGA芯片EP2C5T144C6、解串器芯片DS90C124实现数据传输。节点解串器将接收到的数据进行串/并转换后,发送给各个节点数据控制单元。此设计增强了系统的灵活性,提高了网络节点的可靠性,结构简单适应于不同应用领域的需求。     

基于FPGA的宽带综合数据光同步网节点控制器设计

节点是控制网络系统的基本构成单元.本文提出了一种基于FPGA的宽带综合数据光同步网节点控制器的设计,简要介绍了宽带综合数据光同步网络及其网络节点,并且给出了网络节点控制器的硬件设计和实现.此设计增强了系统的灵活性,提高了网络节点的可靠性,并且结构简单,适应于不同应用领域的需求.     

MC9S12NE64单片机以太网接口的FPGA设计

介绍一种以FPGA为核心,以MC9S12NE64单片机为以太网控制器的以太网接口设计;给出接口的软硬件设计.将FPGA与单片机相结合,避免了传统的以单片机为核心的网络接口的诸多缺点,结构简单、开发便捷,具有高速传输、高可靠性等优点.