排序方式: 共有5条查询结果,搜索用时 46 毫秒
1
1.
2.
本文提出了一种针对于高速高精度TIADC时间失配误差的改进级联泰勒补偿算法。利用线性近似原理来估计时间失配误差,再采用一种经过改进的级联泰勒补偿结构进行误差补偿。其中,误差补偿模块与误差估计模块一起构成反馈式校准结构,以便于能够对时间失配误差实时估计与校准。在MATLAB建立一个位数为16 bit,时钟采样频率为500 MHz的4通道TIADC系统时间失配误差校准模型进行仿真验证。实验结果表明,当输入信号频率在整个奈奎斯特频段内,经过3阶校准后,TIADC系统的SFDR平均提高56.2 dB,SNR平均提高55.6 dB。相比于传统的级联泰勒补偿结构,进一步缩小了硬件实现规模。 相似文献
3.
针对传统车载芯片中高压型低压差线性稳压器(LDO)的负载电流小、电源抑制比低、瞬态响应差等问题,提出了一种增强型高压LDO,通过一种新型高压预调制电路,提高了高压LDO的电源抑制比;通过一种新型摆率增强电路,改善了高压LDO的瞬态响应。电路基于BCD-120 V CMOS工艺完成建模,仿真结果显示,电压可调范围为5.5~55 V,输出5 V;负载电流为800 mA;低频电源抑制比为96 dB;1μs内负载电流从1 mA跳变到800 mA时,输出端最大上冲电压为26.6 mV,响应时间为8μs;下冲电压为45.4 mV,响应时间为7μs,满足车规级局域互联网(LIN)总线中高压LDO的性能要求。 相似文献
4.
5.
针对高精度 Σ-Δ 调制器因采用高阶或者级联结构而存在满摆幅输入条件下积分器容易过载以及电路复杂度较高的问题,利用Matlab设计了一种满摆幅输入的高精度 Σ-Δ 调制器。采用描述调制器时域模型的方法,使用代码自动综合出满足要求的调制器系数。该调制器电路采用Tower Jazz 0.18 μm CMOS工艺进行设计与仿真,结果表明,带宽内的信噪失真比达到105.5 dB,有效位数为17.2位,版图面积为0.4 mm2,在5 V电源电压下功耗为1.2 mW。该调制器可用于对任意输入信号幅度的低频微弱信号进行精确检测的传感器信号采集电路中。 相似文献
1