基于FPGA的DDR存储器突发读取设计技术

针对大规模采集数据读取时间较长的问题,特别是PCI总线接口的微处理器,采用单周期读取方式时,将会严重影响采集数据的实时处理。通过在FPGA中设计PCI接口控制器和DDR控制器,将PCI总线接口协议转换到内部自定义局部总线,采用双端口FIFO 作为时序同步控制缓冲器,同步内部局部总线和DDR控制器,从而解决了微处理器对DDR存储器突发读取的时序同步问题,实现了大规模采集数据的快速上传。     

边界扫描与电路板测试技术

本文论述了边界扫描技术的基本原理和边界扫描在电路板测试及在FPGA、DSP器件中的应用，介绍了为提高电路板的可测试性而采用边界扫描技术进行设计时应注意的一些基本要点。